[7][8][9] Los aceleradores basados en FPGA también se exploraron por primera vez en los años 1990 tanto para inferencia[10] como para entrenamiento.
[11] ANNA fue un acelerador CMOS de redes neuronales desarrollado por Yann LeCun.
El microprocesador Cell fue aplicado posteriormente a una serie de tareas,[14][15][16] incluida la IA.
[27][28] Los núcleos Tensor están destinados a acelerar el entrenamiento de las redes neuronales.
Los dispositivos reconfigurables, como los field-programmable gate arrays (FPGA), hacen que sea más fácil evolucionar hardware, frameworks y software participativamente.
[44] En octubre de 2018, investigadores de IBM anunciaron una arquitectura basada en procesamiento en memoria y modelada en la red sináptica del cerebro humano para acelerar redes neuronales profundas.
No hay consenso sobre el límite entre estos dispositivos, ni la forma exacta que tomarán; sin embargo, varios ejemplos apuntan claramente a llenar este nuevo espacio, con una buena cantidad de solapamiento de capacidades.