Un circuito integrado de aplicación específica ( ASIC / ˈ eɪ s ɪ k / ) es un chip de circuito integrado (IC) personalizado para un uso particular, en lugar de estar destinado a un uso general, como un chip diseñado para funcionar con voz digital. grabadora o un códec de vídeo de alta eficiencia . Los chips de productos estándar para aplicaciones específicas son intermedios entre los ASIC y los circuitos integrados estándar de la industria como las series 7400 o 4000 . [1] Los chips ASIC normalmente se fabrican utilizando tecnología de semiconductores de óxido metálico (MOS), como chips de circuitos integrados MOS . [2]
A medida que los tamaños de las funciones se han reducido y las herramientas de diseño de chips han mejorado a lo largo de los años, la máxima complejidad (y por tanto funcionalidad) posible en un ASIC ha aumentado de 5.000 puertas lógicas a más de 100 millones. Los ASIC modernos suelen incluir microprocesadores completos , bloques de memoria que incluyen ROM , RAM , EEPROM , memoria flash y otros bloques de construcción de gran tamaño. Un ASIC de este tipo suele denominarse SoC ( sistema en chip ). Los diseñadores de ASIC digitales suelen utilizar un lenguaje de descripción de hardware (HDL), como Verilog o VHDL , para describir la funcionalidad de los ASIC. [1]
Los conjuntos de puertas programables en campo (FPGA) son la mejora tecnológica moderna en las placas de pruebas , lo que significa que no están diseñados para ser específicos de una aplicación a diferencia de los ASIC. Los bloques lógicos programables y las interconexiones programables permiten utilizar el mismo FPGA en muchas aplicaciones diferentes. Para diseños más pequeños o volúmenes de producción más bajos, los FPGA pueden ser más rentables que un diseño ASIC, incluso en producción. El costo de ingeniería no recurrente (NRE) de un ASIC puede ascender a millones de dólares. Por lo tanto, los fabricantes de dispositivos suelen preferir FPGA para la creación de prototipos y dispositivos con bajo volumen de producción y ASIC para volúmenes de producción muy grandes donde los costos de NRE se pueden amortizar en muchos dispositivos. [3]
Los primeros ASIC utilizaban tecnología de matriz de puertas . En 1967, Ferranti e Interdesign fabricaban los primeros conjuntos de puertas bipolares . En 1967, Fairchild Semiconductor introdujo la familia Micromatrix de matrices de lógica bipolar de diodo-transistor (DTL) y lógica de transistor-transistor (TTL). [2]
La tecnología complementaria de semiconductores de óxido metálico (CMOS) abrió la puerta a una amplia comercialización de conjuntos de puertas. Las primeras matrices de puertas CMOS fueron desarrolladas por Robert Lipp, [4] [5] en 1974 para International Microcircuits, Inc. (IMI). [2]
La tecnología de celda estándar de semiconductores de óxido metálico (MOS) fue introducida por Fairchild y Motorola , bajo los nombres comerciales Micromosaic y Polycell, en la década de 1970. Posteriormente, esta tecnología fue comercializada con éxito por VLSI Technology (fundada en 1979) y LSI Logic (1981). [2]
Se encontró una aplicación comercial exitosa de los circuitos de matriz de puertas en las computadoras personales ZX81 y ZX Spectrum de 8 bits de gama baja, introducidas en 1981 y 1982. Sinclair Research (Reino Unido) las utilizó esencialmente como una solución de E/S de bajo costo. destinado al manejo de los gráficos del ordenador .
La personalización se produjo cambiando una máscara de interconexión de metal. Los conjuntos de puertas tenían complejidades de hasta unos pocos miles de puertas; esto ahora se llama integración de mediana escala . Las versiones posteriores se generalizaron, con diferentes matrices de base personalizadas con capas de metal y polisilicio . Algunas matrices base también incluyen elementos de memoria de acceso aleatorio (RAM).
A mediados de la década de 1980, un diseñador elegiría un fabricante de ASIC e implementaría su diseño utilizando las herramientas de diseño disponibles del fabricante. Si bien se disponía de herramientas de diseño de terceros, no existía un vínculo efectivo entre las herramientas de diseño de terceros y el diseño y las características reales de rendimiento del proceso de semiconductores de los distintos fabricantes de ASIC. La mayoría de los diseñadores utilizaron herramientas específicas de fábrica para completar la implementación de sus diseños. Una solución a este problema, que también dio como resultado un dispositivo de densidad mucho mayor, fue la implementación de celdas estándar . [6] Cada fabricante de ASIC podría crear bloques funcionales con características eléctricas conocidas, como retardo de propagación , capacitancia e inductancia, que también podrían representarse en herramientas de terceros. El diseño de celda estándar es la utilización de estos bloques funcionales para lograr una densidad de puerta muy alta y un buen rendimiento eléctrico. El diseño de celda estándar es intermedio entre § Diseño de matriz de puertas y semipersonalizado y § Diseño totalmente personalizado en términos de ingeniería no recurrente y costos de componentes recurrentes, así como rendimiento y velocidad de desarrollo (incluido el tiempo de comercialización ).
A finales de la década de 1990, estuvieron disponibles herramientas de síntesis lógica . Estas herramientas podrían compilar descripciones HDL en una lista de red a nivel de puerta . Los circuitos integrados (CI) de celda estándar se diseñan en las siguientes etapas conceptuales denominadas flujo de diseño electrónico , aunque estas etapas se superponen significativamente en la práctica:
Estos pasos, implementados con un nivel de habilidad común en la industria, casi siempre producen un dispositivo final que implementa correctamente el diseño original, a menos que el proceso de fabricación física introduzca fallas posteriormente. [7]
Los pasos de diseño, también llamados flujo de diseño , también son comunes al diseño de productos estándar. La diferencia significativa es que el diseño de celda estándar utiliza las bibliotecas de celdas del fabricante que se han utilizado potencialmente en cientos de otras implementaciones de diseño y, por lo tanto, tienen un riesgo mucho menor que un diseño personalizado completo. Las celdas estándar producen una densidad de diseño que es rentable y también pueden integrar núcleos IP y memoria estática de acceso aleatorio (SRAM) de manera efectiva, a diferencia de los conjuntos de puertas.
El diseño de matriz de puertas es un método de fabricación en el que las capas difusas, cada una de las cuales consta de transistores y otros dispositivos activos , están predefinidas y las obleas electrónicas que contienen dichos dispositivos se "mantienen en stock" o se desconectan antes de la etapa de metalización del proceso de fabricación . El proceso de diseño físico define las interconexiones de estas capas para el dispositivo final. Para la mayoría de los fabricantes de ASIC, esto consta de entre dos y nueve capas de metal, cada una de las cuales corre perpendicular a la que está debajo. Los costos de ingeniería no recurrentes son mucho más bajos que los diseños completamente personalizados, ya que solo se requieren máscaras fotolitográficas para las capas metálicas. Los ciclos de producción son mucho más cortos, ya que la metalización es un proceso comparativamente rápido; acelerando así el tiempo de comercialización .
Los ASIC de matriz de puertas son siempre un compromiso entre diseño rápido y rendimiento , ya que asignar un diseño determinado a lo que un fabricante tenía como oblea estándar nunca proporciona una utilización del circuito del 100 % . A menudo, las dificultades para enrutar la interconexión requieren la migración a un dispositivo de matriz más grande con el consiguiente aumento en el precio de la pieza. Estas dificultades suelen ser el resultado del diseño del software EDA utilizado para desarrollar la interconexión.
Hoy en día, los diseñadores de circuitos rara vez implementan un diseño de matriz de puertas puro y exclusivamente lógico, ya que han sido reemplazados casi por completo por dispositivos programables en campo . Los más destacados de estos dispositivos son los conjuntos de compuertas programables en campo (FPGA, por sus siglas en inglés) que pueden ser programados por el usuario y, por lo tanto, ofrecen costos mínimos de herramientas, ingeniería no recurrente, un costo de piezas solo marginalmente mayor y un rendimiento comparable.
Hoy en día, los conjuntos de puertas están evolucionando hacia ASIC estructurados que constan de un gran núcleo IP como una CPU , unidades de procesamiento de señales digitales , periféricos , interfaces estándar , memorias integradas , SRAM y un bloque de lógica reconfigurable y no comprometida. Este cambio se debe en gran medida a que los dispositivos ASIC son capaces de integrar grandes bloques de funcionalidad del sistema , y los sistemas en un chip (SoC) requieren lógica de unión , subsistemas de comunicaciones (como redes en chip ), periféricos y otros componentes en lugar de solo unidades funcionales y interconexión básica.
En su uso frecuente en el campo, los términos "matriz de puertas" y "semipersonalizado" son sinónimos cuando se refieren a ASIC. Los ingenieros de procesos utilizan más comúnmente el término "semi-personalizado", mientras que los diseñadores lógicos (o de nivel de puerta) utilizan más comúnmente "matriz de puertas".
Por el contrario, el diseño ASIC totalmente personalizado define todas las capas fotolitográficas del dispositivo. [6] El diseño totalmente personalizado se utiliza tanto para el diseño ASIC como para el diseño de productos estándar.
Los beneficios de un diseño totalmente personalizado incluyen área reducida (y por lo tanto costo recurrente de componentes), mejoras de rendimiento y también la capacidad de integrar componentes analógicos y otros componentes prediseñados (y por lo tanto completamente verificados), como núcleos de microprocesadores , que forman un sistema en un chip .
Las desventajas del diseño totalmente personalizado pueden incluir un mayor tiempo de fabricación y diseño, mayores costos de ingeniería no recurrentes, más complejidad en el diseño asistido por computadora (CAD) y en los sistemas de automatización del diseño electrónico , y un requisito de habilidad mucho mayor por parte del equipo de diseño.
Sin embargo, para diseños exclusivamente digitales, las bibliotecas de celdas "estándar", junto con los sistemas CAD modernos, pueden ofrecer considerables beneficios de rendimiento y costo con bajo riesgo. Las herramientas de diseño automatizadas son rápidas y fáciles de usar y también ofrecen la posibilidad de "modificar manualmente" u optimizar manualmente cualquier aspecto del diseño que limite el rendimiento.
Esto se diseña mediante el uso de puertas lógicas básicas, circuitos o diseños especiales para un diseño.
El diseño ASIC estructurado (también conocido como " diseño ASIC de plataforma ") es una tendencia relativamente nueva en la industria de los semiconductores, lo que da lugar a algunas variaciones en su definición. Sin embargo, la premisa básica de un ASIC estructurado es que tanto el tiempo del ciclo de fabricación como el tiempo del ciclo de diseño se reducen en comparación con el ASIC basado en celdas, en virtud de que existen capas metálicas predefinidas (reduciendo así el tiempo de fabricación) y una caracterización previa de lo que es. está en el silicio (reduciendo así el tiempo del ciclo de diseño).
La definición de Foundations of Embedded Systems establece que: [8]
En un diseño de "ASIC estructurado", las capas de máscara lógica de un dispositivo están predefinidas por el proveedor de ASIC (o en algunos casos por un tercero). La diferenciación y personalización del diseño se logra mediante la creación de capas metálicas personalizadas que crean conexiones personalizadas entre elementos lógicos de capa inferior predefinidos. Se considera que la tecnología "ASIC estructurado" cierra la brecha entre los conjuntos de puertas programables en campo y los diseños ASIC de "celdas estándar". Debido a que sólo se debe producir a medida una pequeña cantidad de capas de chips, los diseños de "ASIC estructurados" tienen gastos no recurrentes (NRE) mucho más pequeños que los chips de "celda estándar" o "totalmente personalizados", que requieren un conjunto completo de máscaras. ser producido para cada diseño.
— Fundamentos de los sistemas integrados
Esta es efectivamente la misma definición que una matriz de puertas. Lo que distingue a un ASIC estructurado de un conjunto de puertas es que en un conjunto de puertas, las capas metálicas predefinidas sirven para acelerar el proceso de fabricación. En un ASIC estructurado, el uso de metalización predefinida tiene como objetivo principal reducir el costo de los conjuntos de máscaras, además de acortar significativamente el tiempo del ciclo de diseño.
Por ejemplo, en un diseño basado en celdas o en una matriz de puertas, el usuario a menudo debe diseñar él mismo las estructuras de energía, reloj y prueba. Por el contrario, estos están predefinidos en la mayoría de los ASIC estructurados y, por lo tanto, pueden ahorrar tiempo y gastos al diseñador en comparación con los diseños basados en matrices de puertas. Del mismo modo, las herramientas de diseño utilizadas para ASIC estructurado pueden tener un costo sustancialmente menor y ser más fáciles (más rápidas) de usar que las herramientas basadas en celdas, porque no tienen que realizar todas las funciones que realizan las herramientas basadas en celdas. En algunos casos, el proveedor de ASIC estructurado requiere que se utilicen herramientas personalizadas para su dispositivo (por ejemplo, síntesis física personalizada), lo que también permite que el diseño entre en fabricación más rápidamente.
Las bibliotecas celulares de primitivas lógicas suelen ser proporcionadas por el fabricante del dispositivo como parte del servicio. Aunque no supondrán ningún coste adicional, su lanzamiento estará cubierto por los términos de un acuerdo de confidencialidad (NDA) y el fabricante los considerará propiedad intelectual. Por lo general, su diseño físico estará predefinido, por lo que podrían denominarse "macros duros".
Lo que la mayoría de los ingenieros entienden como " propiedad intelectual " son los núcleos IP , diseños comprados a un tercero como subcomponentes de un ASIC más grande. Pueden proporcionarse en forma de lenguaje de descripción de hardware (a menudo denominado "macro suave"), o como un diseño completamente enrutado que podría imprimirse directamente en la máscara de un ASIC (a menudo denominado "macro duro"). Muchas organizaciones ahora venden núcleos prediseñados (CPU, Ethernet, USB o interfaces telefónicas) y las organizaciones más grandes pueden tener un departamento o división completo para producir núcleos para el resto de la organización. La empresa ARM solo vende núcleos IP, lo que la convierte en un fabricante sin fábrica .
De hecho, la amplia gama de funciones ahora disponibles en el diseño estructurado de ASIC es el resultado de la mejora fenomenal de la electrónica a finales de los años 1990 y principios de los 2000; Como se necesita mucho tiempo e inversión para crear un núcleo, su reutilización y mayor desarrollo reduce drásticamente los tiempos del ciclo del producto y crea mejores productos. Además, las organizaciones de hardware de código abierto como OpenCores están recopilando núcleos IP gratuitos, en paralelo al movimiento del software de código abierto en el diseño de hardware.
Las macros suaves suelen ser independientes del proceso (es decir, pueden fabricarse en una amplia gama de procesos de fabricación y de diferentes fabricantes). Las macros físicas están limitadas por el proceso y, por lo general, se deben invertir más esfuerzos de diseño para migrar (portar) a un proceso o fabricante diferente.
Algunos fabricantes y casas de diseño de circuitos integrados ofrecen servicio de obleas multiproyecto (MPW) como método para obtener prototipos de bajo costo. Estos MPW, a menudo llamados lanzaderas, contienen varios diseños y funcionan a intervalos regulares y programados, normalmente con responsabilidad limitada por parte del fabricante. El contrato implica la entrega de troqueles desnudos o el montaje y embalaje de un puñado de dispositivos. El servicio normalmente implica el suministro de una base de datos de diseño físico (es decir, información de enmascaramiento o cinta de generación de patrones (PG)). Al fabricante se le suele denominar “fundición de silicio” debido a la escasa implicación que tiene en el proceso.
Un producto estándar de aplicación específica o ASSP es un circuito integrado que implementa una función específica que atrae a un amplio mercado. A diferencia de los ASIC que combinan una colección de funciones y están diseñados por o para un cliente , los ASSP están disponibles como componentes disponibles en el mercado. Los ASSP se utilizan en todas las industrias, desde la automoción hasta las comunicaciones. [ cita necesaria ] Como regla general, si puede encontrar un diseño en un libro de datos , entonces probablemente no sea un ASIC, pero hay algunas excepciones. [ se necesita aclaración ]
Por ejemplo, dos circuitos integrados que podrían o no considerarse ASIC son un chip controlador para una PC y un chip para un módem . Ambos ejemplos son específicos de una aplicación (lo cual es típico de un ASIC) pero se venden a muchos proveedores de sistemas diferentes (lo cual es típico de piezas estándar). Los ASIC como estos a veces se denominan productos estándar de aplicaciones específicas (ASSP).
Ejemplos de ASSP son el chip de codificación/decodificación, el chip controlador de interfaz de red Ethernet, etc.
{{cite book}}: |website=ignorado ( ayuda )
Medios relacionados con circuitos integrados de aplicaciones específicas en Wikimedia Commons