En electrónica , un convertidor analógico a digital ( ADC , A/D o A-to-D ) es un sistema que convierte una señal analógica , como un sonido captado por un micrófono o una luz que ingresa a una cámara digital , en una señal digital . Un ADC también puede proporcionar una medición aislada, como un dispositivo electrónico que convierte un voltaje o corriente de entrada analógica en un número digital que representa la magnitud del voltaje o corriente. Normalmente, la salida digital es un número binario en complemento a dos que es proporcional a la entrada, pero existen otras posibilidades.
Hay varias arquitecturas ADC . Debido a la complejidad y la necesidad de componentes que coincidan con precisión , todos los ADC, excepto los más especializados, se implementan como circuitos integrados (CI). Por lo general, toman la forma de chips de circuitos integrados de señal mixta semiconductores de óxido metálico (MOS) que integran circuitos analógicos y digitales .
Un convertidor de digital a analógico (DAC) realiza la función inversa; convierte una señal digital en una señal analógica.
Un ADC convierte una señal analógica de tiempo continuo y amplitud continua en una señal digital de tiempo discreto y amplitud discreta . La conversión implica la cuantificación de la entrada, por lo que necesariamente introduce una pequeña cantidad de error de cuantificación . Además, en lugar de realizar la conversión continuamente, un ADC la realiza periódicamente, muestreando la entrada y limitando el ancho de banda permitido de la señal de entrada.
El rendimiento de un ADC se caracteriza principalmente por su ancho de banda y su relación señal-ruido (SNR). El ancho de banda de un ADC se caracteriza principalmente por su frecuencia de muestreo . La SNR de un ADC está influenciada por muchos factores, incluida la resolución , la linealidad y la precisión (qué tan bien coinciden los niveles de cuantificación con la verdadera señal analógica), el aliasing y la fluctuación . La SNR de un ADC a menudo se resume en términos de su número efectivo de bits (ENOB), el número de bits de cada medida que devuelve que, en promedio, no son ruido . Un ADC ideal tiene un ENOB igual a su resolución. Los ADC se eligen para que coincidan con el ancho de banda y la SNR requerida de la señal que se va a digitalizar. Si un ADC opera a una frecuencia de muestreo mayor que el doble del ancho de banda de la señal, entonces, según el teorema de muestreo de Nyquist-Shannon , es posible una reconstrucción casi perfecta. La presencia de un error de cuantificación limita la SNR incluso de un ADC ideal. Sin embargo, si la SNR del ADC excede la de la señal de entrada, entonces los efectos del error de cuantificación pueden despreciarse, lo que resulta en una representación digital esencialmente perfecta de la señal de entrada analógica de banda limitada .
La resolución del convertidor indica el número de valores diferentes, es decir, discretos, que puede producir en el rango permitido de valores de entrada analógica. Por lo tanto, una resolución particular determina la magnitud del error de cuantificación y, por lo tanto, determina la relación señal-ruido máxima posible para un ADC ideal sin el uso de sobremuestreo . Las muestras de entrada generalmente se almacenan electrónicamente en forma binaria dentro del ADC, por lo que la resolución generalmente se expresa como profundidad de bits de audio . En consecuencia, el número de valores discretos disponibles suele ser una potencia de dos. Por ejemplo, un ADC con una resolución de 8 bits puede codificar una entrada analógica en uno de 256 niveles diferentes (2 · 8 = 256). Los valores pueden representar los rangos de 0 a 255 (es decir, como enteros sin signo) o de −128 a 127 (es decir, como enteros con signo), según la aplicación.
La resolución también se puede definir eléctricamente y expresarse en voltios . El cambio de voltaje requerido para garantizar un cambio en el nivel del código de salida se denomina voltaje del bit menos significativo (LSB). La resolución Q del ADC es igual al voltaje LSB. La resolución de voltaje de un ADC es igual a su rango total de medición de voltaje dividido por el número de intervalos:
donde M es la resolución del ADC en bits y E FSR es el rango de voltaje de escala completa (también llamado "span"). E FSR está dado por
donde V RefHi y V RefLow son los extremos superior e inferior, respectivamente, de los voltajes que se pueden codificar.
Normalmente, el número de intervalos de voltaje viene dado por
donde M es la resolución del ADC en bits. [1]
Es decir, se asigna un intervalo de voltaje entre dos niveles de código consecutivos.
Ejemplo:
En muchos casos, la resolución útil de un convertidor está limitada por la relación señal-ruido (SNR) y otros errores en el sistema general expresados como ENOB.
El error de cuantificación se introduce por la cuantificación inherente a un ADC ideal. Es un error de redondeo entre el voltaje de entrada analógico al ADC y el valor digitalizado de salida. El error no es lineal y depende de la señal. En un ADC ideal, donde el error de cuantificación se distribuye uniformemente entre − 1 ⁄ 2 LSB y + 1 ⁄ 2 LSB, y la señal tiene una distribución uniforme que cubre todos los niveles de cuantificación, la relación señal-ruido de cuantificación (SQNR) es dada por
donde Q es el número de bits de cuantificación. Por ejemplo, para un ADC de 16 bits , el error de cuantificación es 96,3 dB por debajo del nivel máximo.
El error de cuantificación se distribuye desde DC a la frecuencia de Nyquist . En consecuencia, si no se utiliza parte del ancho de banda del ADC, como es el caso del sobremuestreo , parte del error de cuantificación se producirá fuera de banda , mejorando efectivamente el SQNR para el ancho de banda en uso. En un sistema sobremuestreado, la modelación del ruido se puede utilizar para aumentar aún más la SQNR al forzar más errores de cuantificación fuera de la banda.
En los ADC, el rendimiento normalmente se puede mejorar utilizando dither . Se trata de una cantidad muy pequeña de ruido aleatorio (por ejemplo, ruido blanco ), que se añade a la entrada antes de la conversión. Su efecto es aleatorizar el estado del LSB según la señal. En lugar de que la señal simplemente se corte por completo en niveles bajos, amplía el rango efectivo de señales que el ADC puede convertir, a expensas de un ligero aumento del ruido. El tramado sólo puede aumentar la resolución de una muestra. No puede mejorar la linealidad y, por tanto, la precisión no mejora necesariamente.
La distorsión de cuantificación en una señal de audio de nivel muy bajo con respecto a la profundidad de bits del ADC se correlaciona con la señal y suena distorsionada y desagradable. Con el dithering, la distorsión se transforma en ruido. La señal no distorsionada se puede recuperar con precisión promediando el tiempo. El tramado también se utiliza en la integración de sistemas como los contadores de electricidad . Dado que los valores se suman, el difuminado produce resultados que son más exactos que el LSB del convertidor analógico a digital.
El tramado se aplica a menudo al cuantificar imágenes fotográficas a un número menor de bits por píxel: la imagen se vuelve más ruidosa pero a la vista parece mucho más realista que la imagen cuantificada, que de otro modo se vuelve bandeada . Este proceso análogo puede ayudar a visualizar el efecto del tramado en una señal de audio analógica convertida a digital.
Un ADC tiene varias fuentes de errores. El error de cuantificación y (suponiendo que el ADC sea lineal) la no linealidad son intrínsecos a cualquier conversión de analógico a digital. Estos errores se miden en una unidad llamada bit menos significativo (LSB). En el ejemplo anterior de un ADC de ocho bits, un error de un LSB es 1 ⁄ 256 del rango completo de la señal, o alrededor del 0,4%.
Todos los ADC sufren errores de no linealidad causados por sus imperfecciones físicas, lo que hace que su salida se desvíe de una función lineal (o alguna otra función, en el caso de un ADC deliberadamente no lineal) de su entrada. [ dudoso ] Estos errores a veces pueden mitigarse mediante la calibración o prevenirse mediante pruebas. Los parámetros importantes para la linealidad son la no linealidad integral y la no linealidad diferencial . Estas no linealidades introducen una distorsión que puede reducir el rendimiento de la relación señal-ruido del ADC y, por tanto, reducir su resolución efectiva.
Al digitalizar una onda sinusoidal , el uso de un reloj de muestreo no ideal generará cierta incertidumbre sobre cuándo se registran las muestras. Siempre que la incertidumbre real del tiempo de muestreo debida a la fluctuación del reloj sea , el error causado por este fenómeno se puede estimar como . Esto dará como resultado un ruido grabado adicional que reducirá el número efectivo de bits (ENOB) por debajo del predicho únicamente por el error de cuantificación . El error es cero para CC, pequeño a bajas frecuencias, pero significativo con señales de alta amplitud y alta frecuencia. El efecto de la fluctuación en el rendimiento se puede comparar con el error de cuantificación: , donde q es el número de bits ADC. [ cita necesaria ]
La fluctuación del reloj es causada por el ruido de fase . [3] [4] La resolución de los ADC con un ancho de banda de digitalización entre 1 MHz y 1 GHz está limitada por la fluctuación. [5] Para conversiones de ancho de banda más bajo, como cuando se muestrean señales de audio a 44,1 kHz, la fluctuación del reloj tiene un impacto menos significativo en el rendimiento. [6]
Una señal analógica es continua en el tiempo y es necesario convertirla en un flujo de valores digitales. Por lo tanto, es necesario definir la velocidad a la que se muestrean nuevos valores digitales de la señal analógica. La tasa de nuevos valores se llama tasa de muestreo o frecuencia de muestreo del convertidor. Se puede muestrear una señal de banda limitada que varía continuamente y luego se puede reproducir la señal original a partir de los valores de tiempo discreto mediante un filtro de reconstrucción . El teorema de muestreo de Nyquist-Shannon implica que una reproducción fiel de la señal original sólo es posible si la frecuencia de muestreo es superior al doble de la frecuencia más alta de la señal.
Dado que un ADC práctico no puede realizar una conversión instantánea, el valor de entrada necesariamente debe mantenerse constante durante el tiempo que el convertidor realiza una conversión (llamado tiempo de conversión ). Un circuito de entrada llamado muestreo y retención realiza esta tarea, en la mayoría de los casos usando un capacitor para almacenar el voltaje analógico en la entrada y usando un interruptor o puerta electrónica para desconectar el capacitor de la entrada. Muchos circuitos integrados ADC incluyen el subsistema de muestreo y retención internamente.
Un ADC funciona muestreando el valor de la entrada en intervalos discretos de tiempo. Siempre que la entrada se muestree por encima de la tasa de Nyquist , definida como el doble de la frecuencia de interés más alta, entonces se pueden reconstruir todas las frecuencias de la señal. Si se muestrean frecuencias superiores a la mitad de la frecuencia de Nyquist, se detectan incorrectamente como frecuencias más bajas, un proceso conocido como aliasing. El alias se produce porque el muestreo instantáneo de una función dos o menos veces por ciclo da como resultado ciclos perdidos y, por lo tanto, la aparición de una frecuencia incorrectamente más baja. Por ejemplo, una onda sinusoidal de 2 kHz muestreada a 1,5 kHz se reconstruiría como una onda sinusoidal de 500 Hz.
Para evitar el alias, la entrada a un ADC debe tener un filtro de paso bajo para eliminar frecuencias superiores a la mitad de la frecuencia de muestreo. Este filtro se llama filtro anti-aliasing y es esencial para un sistema ADC práctico que se aplica a señales analógicas con contenido de frecuencia más alto. En aplicaciones donde la protección contra el aliasing es esencial, se puede utilizar el sobremuestreo para reducirlo en gran medida o incluso eliminarlo.
Aunque el aliasing en la mayoría de los sistemas no es deseado, se puede aprovechar para proporcionar una mezcla simultánea de una señal de alta frecuencia con banda limitada (consulte submuestreo y mezclador de frecuencia ). El alias es efectivamente el heterodino inferior de la frecuencia de la señal y la frecuencia de muestreo. [7]
Por motivos de economía, las señales a menudo se muestrean a la velocidad mínima requerida con el resultado de que el error de cuantificación introducido es ruido blanco repartido por toda la banda de paso del convertidor. Si una señal se muestrea a una velocidad mucho mayor que la velocidad de Nyquist y luego se filtra digitalmente para limitarla al ancho de banda de la señal se producen las siguientes ventajas:
El sobremuestreo se utiliza normalmente en ADC de audiofrecuencia donde la frecuencia de muestreo requerida (normalmente 44,1 o 48 kHz) es muy baja en comparación con la velocidad de reloj de los circuitos de transistores típicos (>1 MHz). En este caso, el rendimiento del ADC se puede aumentar considerablemente con un coste mínimo o nulo. Además, como cualquier señal con alias también suele estar fuera de banda, el alias a menudo puede eliminarse utilizando filtros de muy bajo coste.
La velocidad de un ADC varía según el tipo. El ADC de Wilkinson está limitado por la velocidad de reloj que pueden procesar los circuitos digitales actuales. Para un ADC de aproximación sucesiva , el tiempo de conversión aumenta con el logaritmo de la resolución, es decir, el número de bits. Los ADC Flash son sin duda el tipo más rápido de los tres; La conversión se realiza básicamente en un único paso paralelo.
Existe un posible equilibrio entre velocidad y precisión. Los ADC flash tienen desviaciones e incertidumbres asociadas con los niveles del comparador que dan como resultado una linealidad deficiente. En menor medida, la linealidad deficiente también puede ser un problema para los ADC de aproximación sucesiva. Aquí, la no linealidad surge de la acumulación de errores en los procesos de resta. Los ADC de Wilkinson tienen la mejor linealidad de los tres. [8] [9]
La escala móvil o el método de aleatorización se pueden emplear para mejorar en gran medida la linealidad de cualquier tipo de ADC, pero especialmente los tipos de aproximación sucesiva y flash. Para cualquier ADC, el mapeo del voltaje de entrada al valor de salida digital no es exactamente una función de piso o techo como debería ser. En condiciones normales, un pulso de una amplitud particular siempre se convierte al mismo valor digital. El problema radica en que los rangos de valores analógicos para los valores digitalizados no son todos del mismo ancho, y la linealidad diferencial disminuye proporcionalmente con la divergencia del ancho promedio. El principio de escala móvil utiliza un efecto promedio para superar este fenómeno. Se agrega un voltaje analógico aleatorio, pero conocido, al voltaje de entrada muestreado. Luego se convierte a forma digital y se resta la cantidad digital equivalente, restableciéndola así a su valor original. La ventaja es que la conversión se ha realizado en un punto aleatorio. La distribución estadística de los niveles finales se decide mediante un promedio ponderado sobre una región del rango del ADC. Esto a su vez lo insensibiliza al ancho de cualquier nivel específico. [10] [11]
Estas son varias formas comunes de implementar un ADC electrónico.
Los circuitos de resistencia-condensador (RC) tienen una curva de carga y descarga de voltaje conocida que puede usarse para resolver un valor analógico desconocido.
El ADC Wilkinson fue diseñado por Denys Wilkinson en 1950. El ADC Wilkinson se basa en la comparación de una tensión de entrada con la producida por un condensador de carga. Se permite que el capacitor se cargue hasta que un comparador determine que coincide con el voltaje de entrada. Luego, el condensador se descarga linealmente utilizando una fuente de corriente constante . El tiempo necesario para descargar el condensador es proporcional a la amplitud del voltaje de entrada. Mientras el condensador se descarga, un registro cuenta los pulsos de un reloj oscilador de alta frecuencia. El número de pulsos de reloj registrados en el registro también es proporcional al voltaje de entrada. [12] [13]
Si el valor analógico a medir está representado por una resistencia o capacitancia, entonces al incluir ese elemento en un circuito RC (con otras resistencias o capacitancias fijas) y medir el tiempo para cargar la capacitancia desde un voltaje inicial conocido a otro voltaje final conocido a través de la resistencia de un suministro de voltaje conocido, el valor de la resistencia o capacitancia desconocida se puede determinar usando la ecuación de carga del capacitor:
y resolviendo la resistencia o capacitancia desconocida utilizando esos puntos de datos iniciales y finales. Esto es similar pero contrasta con el ADC de Wilkinson, que mide un voltaje desconocido con una resistencia y capacitancia conocidas, midiendo en su lugar una resistencia o capacitancia desconocida con un voltaje conocido.
Por ejemplo, el ancho de pulso positivo (y/o negativo) de un 555 Timer IC en modo monoestable o astable representa el tiempo que lleva cargar (y/o descargar) su capacitor desde un suministro de 1 ⁄ 3 V a un suministro de 2 ⁄ 3 V. . Al enviar este pulso a un microcontrolador con un reloj preciso, la duración del pulso se puede medir y convertir usando la ecuación de carga del capacitor para producir el valor de la resistencia o capacitancia desconocida.
Las resistencias y capacitancias más grandes tardarán más en medirse que las más pequeñas. Y la precisión está limitada por la precisión del reloj del microcontrolador y la cantidad de tiempo disponible para medir el valor, que potencialmente podría incluso cambiar durante la medición o verse afectado por parásitos externos .
Un ADC de conversión directa o flash tiene un banco de comparadores que muestrean la señal de entrada en paralelo, cada uno de los cuales dispara para un rango de voltaje específico. El banco comparador alimenta un circuito lógico codificador digital que genera un número binario en las líneas de salida para cada rango de voltaje.
Los ADC de este tipo tienen un tamaño de matriz grande y una alta disipación de potencia. A menudo se utilizan para vídeo , comunicaciones de banda ancha u otras señales rápidas en almacenamiento óptico y magnético .
El circuito consta de una red divisoria resistiva, un conjunto de comparadores de amplificadores operacionales y un codificador de prioridad. El comparador incorpora una pequeña cantidad de histéresis para resolver cualquier problema en los límites de voltaje. En cada nodo del divisor resistivo está disponible un voltaje de comparación. El propósito del circuito es comparar el voltaje de entrada analógica con cada uno de los voltajes de los nodos.
El circuito tiene la ventaja de ser de alta velocidad ya que la conversión se realiza simultáneamente en lugar de secuencialmente. El tiempo de conversión típico es de 100 ns o menos. El tiempo de conversión está limitado únicamente por la velocidad del comparador y del codificador de prioridad. Este tipo de ADC tiene la desventaja de que el número de comparadores necesarios casi se duplica por cada bit añadido. Además, cuanto mayor sea el valor de n, más complejo será el codificador de prioridad.
Un ADC de aproximación sucesiva utiliza un comparador y una búsqueda binaria para estrechar sucesivamente un rango que contiene el voltaje de entrada. En cada paso sucesivo, el convertidor compara el voltaje de entrada con la salida de un convertidor digital a analógico (DAC) interno que inicialmente representa el punto medio del rango de voltaje de entrada permitido. En cada paso de este proceso, la aproximación se almacena en un registro de aproximación sucesiva (SAR) y la salida del convertidor digital a analógico se actualiza para una comparación en un rango más estrecho.
Un ADC de comparación de rampa produce una señal de diente de sierra que aumenta o disminuye y luego regresa rápidamente a cero. [14] Cuando comienza la rampa, un temporizador comienza a contar. Cuando el voltaje de la rampa coincide con la entrada, se activa un comparador y se registra el valor del temporizador. Los convertidores de rampa temporizados se pueden implementar de manera económica, [a] sin embargo, el tiempo de rampa puede ser sensible a la temperatura porque el circuito que genera la rampa es a menudo un integrador analógico simple . Un convertidor más preciso utiliza un contador sincronizado que impulsa un DAC. Una ventaja especial del sistema de comparación de rampa es que para convertir una segunda señal solo se requiere otro comparador y otro registro para almacenar el valor del temporizador. Para reducir la sensibilidad a los cambios de entrada durante la conversión, un muestreo y retención puede cargar un condensador con el voltaje de entrada instantáneo y el convertidor puede cronometrar el tiempo necesario para descargarse con una corriente constante .
Un ADC integrador (también ADC de doble pendiente o de múltiples pendientes ) aplica el voltaje de entrada desconocido a la entrada de un integrador y permite que el voltaje aumente durante un período de tiempo fijo (el período de aceleración). Luego se aplica al integrador un voltaje de referencia conocido de polaridad opuesta y se le permite aumentar hasta que la salida del integrador vuelve a cero (el período de reducción). El voltaje de entrada se calcula como una función del voltaje de referencia, el período de tiempo de aceleración constante y el período de tiempo de desaceleración medido. La medición del tiempo de parada normalmente se realiza en unidades del reloj del convertidor, por lo que tiempos de integración más largos permiten resoluciones más altas. Asimismo, la velocidad del convertidor se puede mejorar sacrificando resolución. Los convertidores de este tipo (o variaciones del concepto) se utilizan en la mayoría de los voltímetros digitales por su linealidad y flexibilidad.
Un ADC con codificación delta o contrarampa tiene un contador ascendente y descendente que alimenta un DAC. Tanto la señal de entrada como el DAC van a un comparador. El comparador controla el contador. El circuito utiliza retroalimentación negativa del comparador para ajustar el contador hasta que la salida del DAC coincida con la señal de entrada y el número se lea en el contador. Los convertidores delta tienen rangos muy amplios y alta resolución, pero el tiempo de conversión depende del comportamiento de la señal de entrada, aunque siempre habrá un peor caso garantizado. Los convertidores delta suelen ser muy buenas opciones para leer señales del mundo real, ya que la mayoría de las señales de los sistemas físicos no cambian abruptamente. Algunos convertidores combinan los enfoques delta y de aproximación sucesiva; Esto funciona especialmente bien cuando se sabe que los componentes de alta frecuencia de la señal de entrada son de magnitud pequeña.
Un ADC canalizado (también llamado cuantificador de subrango ) utiliza dos o más pasos de conversión. Primero, se realiza una conversión aproximada. En un segundo paso se determina la diferencia con la señal de entrada con un DAC. Luego, esta diferencia se convierte con mayor precisión y los resultados se combinan en el último paso. Esto puede considerarse un refinamiento del ADC de aproximación sucesiva en el que la señal de referencia de retroalimentación consiste en la conversión provisional de una gama completa de bits (por ejemplo, cuatro bits) en lugar de sólo el siguiente bit más significativo. Al combinar las ventajas de los ADC de aproximación sucesiva y flash, este tipo es rápido, tiene una alta resolución y se puede implementar de manera eficiente.
Un ADC delta-sigma (también conocido como ADC sigma-delta ) se basa en un bucle de retroalimentación negativa con un filtro analógico y ADC y DAC de baja resolución (a menudo 1 bit) pero alta frecuencia de muestreo . El bucle de retroalimentación corrige continuamente los errores de cuantificación acumulados y realiza la modelación del ruido : el ruido de cuantificación se reduce en las frecuencias bajas de interés, pero aumenta en las frecuencias más altas. Luego, esas frecuencias más altas pueden eliminarse mediante un filtro digital de reducción de resolución , que también convierte el flujo de datos de esa alta frecuencia de muestreo con baja profundidad de bits a una velocidad más baja con mayor profundidad de bits.
Un ADC entrelazado en el tiempo utiliza M ADC paralelos donde cada ADC muestrea datos cada M:ésimo ciclo del reloj de muestra efectivo. El resultado es que la frecuencia de muestreo aumenta M veces en comparación con lo que cada ADC individual puede manejar. En la práctica, las diferencias individuales entre los M ADC degradan el rendimiento general, reduciendo el rango dinámico libre de espurios (SFDR). [16] Sin embargo, existen técnicas para corregir estos errores de desajuste de entrelazado de tiempo. [17]
Un ADC con una etapa FM intermedia primero usa un convertidor de voltaje a frecuencia para producir una señal oscilante con una frecuencia proporcional al voltaje de la señal de entrada, y luego usa un contador de frecuencia para convertir esa frecuencia en un conteo digital proporcional al voltaje de señal deseado. Los tiempos de integración más largos permiten resoluciones más altas. Asimismo, la velocidad del convertidor se puede mejorar sacrificando resolución. Las dos partes del ADC pueden estar ampliamente separadas, y la señal de frecuencia pasa a través de un optoaislador o se transmite de forma inalámbrica. Algunos de estos ADC utilizan modulación de frecuencia de onda sinusoidal o de onda cuadrada ; otros utilizan modulación de frecuencia de pulso . Estos ADC alguna vez fueron la forma más popular de mostrar una visualización digital del estado de un sensor analógico remoto. [18] [19] [20] [21] [22]
Un convertidor analógico a digital de extensión de tiempo (TS-ADC) digitaliza una señal analógica de ancho de banda muy amplio, que no puede ser digitalizada por un ADC electrónico convencional, estirando la señal en el tiempo antes de la digitalización. Por lo general, utiliza un preprocesador fotónico para estirar el tiempo de la señal, lo que efectivamente ralentiza la señal en el tiempo y comprime su ancho de banda. Como resultado, un ADC electrónico, que habría sido demasiado lento para capturar la señal original, ahora puede capturar esta señal ralentizada. Para la captura continua de la señal, la interfaz también divide la señal en múltiples segmentos además del estiramiento del tiempo. Cada segmento está digitalizado individualmente mediante un ADC electrónico independiente. Finalmente, un procesador de señales digitales reorganiza las muestras y elimina cualquier distorsión agregada por el preprocesador para producir los datos binarios que son la representación digital de la señal analógica original.
Aunque el término ADC generalmente se asocia con la medición de un voltaje analógico, algunos dispositivos parcialmente electrónicos que convierten alguna cantidad física analógica medible en un número digital también pueden considerarse ADC, por ejemplo:
En muchos casos, la parte más cara de un circuito integrado son los pines, porque hacen que el paquete sea más grande y cada pin debe estar conectado al silicio del circuito integrado. Para guardar pines, es común que los ADC envíen sus datos un bit a la vez a través de una interfaz en serie a la computadora, y cada bit sale cuando una señal de reloj cambia de estado. Esto ahorra bastantes pines en el paquete ADC y, en muchos casos, no hace que el diseño general sea más complejo.
Los ADC comerciales suelen tener varias entradas que alimentan un mismo convertidor, normalmente a través de un multiplexor analógico . Los diferentes modelos de ADC pueden incluir circuitos de muestreo y retención , amplificadores de instrumentación o entradas diferenciales , donde la cantidad medida es la diferencia entre dos entradas.
Los convertidores de analógico a digital son parte integral de la tecnología moderna de reproducción de música y de la grabación de sonido basada en estaciones de trabajo de audio digital . La música se puede producir en computadoras usando una grabación analógica y, por lo tanto, se necesitan convertidores de analógico a digital para crear los flujos de datos de modulación de código de pulso (PCM) que van a los discos compactos y archivos de música digital. La cosecha actual de convertidores analógicos a digitales utilizados en música puede muestrear a velocidades de hasta 192 kilohercios . Muchos estudios de grabación graban en formato de modulación de código de pulso (PCM) de 24 bits y 96 kHz y luego reducen la resolución y difuminan la señal para la producción de audio digital en disco compacto (44,1 kHz) o a 48 kHz para aplicaciones de transmisión de radio y televisión.
Los ADC son necesarios en los sistemas de procesamiento de señales digitales que procesan, almacenan o transportan prácticamente cualquier señal analógica en formato digital. Las tarjetas sintonizadoras de TV , por ejemplo, utilizan rápidos convertidores de vídeo analógico a digital. Los convertidores analógicos a digitales lentos en chip de 8, 10, 12 o 16 bits son comunes en los microcontroladores . Los osciloscopios de almacenamiento digital necesitan convertidores analógico-digital muy rápidos, lo que también es crucial para la radio definida por software y sus nuevas aplicaciones.
Los sistemas de imágenes digitales suelen utilizar convertidores de analógico a digital para digitalizar píxeles . Algunos sistemas de radar utilizan convertidores analógicos a digitales para convertir la intensidad de la señal en valores digitales para su posterior procesamiento . Muchos otros sistemas de detección in situ y remotos suelen utilizar tecnología análoga.
Muchos sensores de instrumentos científicos producen una señal analógica; temperatura , presión , pH , intensidad de la luz , etc. Todas estas señales se pueden amplificar y alimentar a un ADC para producir una representación digital.
Las pantallas planas son inherentemente digitales y necesitan un ADC para procesar una señal analógica como compuesta o VGA .
Probar un convertidor analógico a digital requiere una fuente de entrada analógica y hardware para enviar señales de control y capturar la salida de datos digitales. Algunos ADC también requieren una fuente precisa de señal de referencia.
Los parámetros clave para probar un ADC son:
