Modulación delta-sigma

Método para convertir señales entre digitales y analógicas

Figura 1: Proceso completo de un ADC ΔΣ sincrónico de ^{primer orden (arriba) y} un DAC ΔΣ (abajo). Cada uno contiene un bucle de retroalimentación negativa de modulación ΔΣ (la llave) que genera un nuevo resultado ΔΣM en cada ciclo de reloj, que se retroalimenta para calcular el siguiente resultado ΔΣM . El proceso de conversión completo para cada uno incluye típicamente un postfiltrado para la demodulación y un prefiltrado para eliminar alias y ruido. El analógico es verde. El digital es azul. El DDC (convertidor digital a digital) recuantifica su entrada de una profundidad de bits alta a una profundidad de bits baja.

Modulación ΔΣ sincrónica de 1 bit (azul) de una onda sinusoidal (rojo).

La modulación delta-sigma ( ΔΣ ; o sigma-delta , ΣΔ ) es un método de sobremuestreo para codificar señales en señales digitales de baja profundidad de bits a una frecuencia de muestreo muy alta como parte del proceso de los convertidores analógico-digitales (ADC) y digital-analógicos (DAC) delta-sigma. La modulación delta-sigma logra una alta calidad al utilizar un bucle de retroalimentación negativa durante la cuantificación a la profundidad de bits más baja que corrige continuamente los errores de cuantificación y mueve el ruido de cuantificación a frecuencias más altas muy por encima del ancho de banda de la señal original . El filtrado de paso bajo posterior para la demodulación elimina fácilmente este ruido de alta frecuencia y los promedios de tiempo para lograr una alta precisión en amplitud que finalmente se puede codificar como modulación de código de pulso (PCM).

Tanto los ADC como los DAC pueden emplear modulación delta-sigma. Un ADC delta-sigma (por ejemplo, la Figura 1 superior) codifica una señal analógica utilizando modulación delta-sigma de alta frecuencia y luego aplica un filtro digital para demodularla a una salida digital de bits altos a una frecuencia de muestreo más baja. Un DAC delta-sigma (por ejemplo, la Figura 1 inferior) codifica una señal de entrada digital de alta resolución en una señal de resolución más baja pero con una frecuencia de muestreo más alta que luego puede asignarse a voltajes y suavizarse con un filtro analógico para la demodulación. En ambos casos, el uso temporal de una señal de baja profundidad de bits a una frecuencia de muestreo más alta simplifica el diseño del circuito y aprovecha la eficiencia y la alta precisión en el tiempo de la electrónica digital .

Principalmente debido a su eficiencia de costos y complejidad de circuito reducida, esta técnica ha encontrado un uso creciente en componentes electrónicos modernos como DAC, ADC, sintetizadores de frecuencia , fuentes de alimentación de modo conmutado y controladores de motores . ^[1] La salida cuantificada gruesa de un ADC delta-sigma se usa ocasionalmente directamente en el procesamiento de señales o como una representación para el almacenamiento de señales (por ejemplo, Super Audio CD almacena la salida sin procesar de un modulador delta-sigma de 1 bit).

Si bien este artículo se centra en la modulación sincrónica , que requiere un reloj preciso para la cuantificación, la modulación delta-sigma asincrónica se ejecuta sin reloj.

Motivación

Al transmitir una señal analógica directamente, todo el ruido del sistema y de la transmisión se suma a la señal analógica, lo que reduce su calidad. La digitalización permite una transmisión, un almacenamiento y un procesamiento sin ruido. Existen muchos métodos de digitalización.

En los ADC de tasa de Nyquist, una señal analógica se muestrea a una frecuencia de muestreo relativamente baja, justo por encima de su tasa de Nyquist (el doble de la frecuencia más alta de la señal) y se cuantifica mediante un cuantificador multinivel para producir una señal digital de múltiples bits . Estos métodos de bits más altos buscan precisión en la amplitud directamente, pero requieren componentes extremadamente precisos y, por lo tanto, pueden sufrir de una linealidad deficiente.

Ventajas del sobremuestreo

En cambio, los convertidores de sobremuestreo producen un resultado de menor profundidad de bits a una frecuencia de muestreo mucho más alta. Esto permite lograr una calidad comparable aprovechando:

• Mayor precisión en el tiempo (gracias a circuitos digitales de alta velocidad y relojes de gran precisión ).
• Los ADC y DAC de bajo bit ofrecen una mayor linealidad (por ejemplo, un DAC de 1 bit que solo genera dos valores de un voltaje alto preciso y un voltaje bajo preciso es perfectamente lineal, en principio).
• Modelado de ruido : mover el ruido a frecuencias más altas por encima de la señal de interés, para que pueda eliminarse fácilmente con un filtrado de paso bajo .
• Requisito de pendiente reducida para los filtros anti-aliasing de paso bajo analógicos . Los filtros de orden superior con una banda de paso plana cuestan más en el dominio analógico que en el dominio digital.

Compensación entre frecuencia y resolución

Otro aspecto clave que proporciona el sobremuestreo es el equilibrio entre frecuencia y resolución. El filtro de diezmado colocado después del modulador no solo filtra toda la señal muestreada en la banda de interés (reduciendo el ruido en frecuencias más altas), sino que también reduce la frecuencia de muestreo y, por lo tanto, el rango de frecuencia representable de la señal, al tiempo que aumenta la resolución de amplitud de la muestra. Esta mejora en la resolución de amplitud se obtiene mediante una especie de promediado del flujo de bits de mayor velocidad de datos.

Mejora con respecto a la modulación delta

La modulación delta es un método de sobremuestreo de bits bajos relacionado anteriormente que también utiliza retroalimentación negativa , pero solo codifica la derivada de la señal (su delta ) en lugar de su amplitud . El resultado es una secuencia de marcas y espacios que representan hacia arriba o hacia abajo el movimiento de la señal, que debe integrarse para reconstruir la amplitud de la señal. La modulación delta tiene varias desventajas. La diferenciación altera el espectro de la señal amplificando el ruido de alta frecuencia, atenuando las frecuencias bajas ^[2] y eliminando el componente de CC . Esto hace que su rango dinámico y su relación señal-ruido sean inversamente proporcionales a la frecuencia de la señal. La modulación delta sufre una sobrecarga de pendiente si las señales se mueven demasiado rápido y es susceptible a perturbaciones de transmisión que resultan en un error acumulativo .

La modulación delta-sigma reorganiza el integrador y el cuantificador de un modulador delta, de modo que la salida lleva información correspondiente a la amplitud de la señal de entrada en lugar de solo su derivada. ^{[3] Esto también tiene el beneficio de incorporar} una modelación de ruido deseable en el proceso de conversión, para mover deliberadamente el ruido de cuantificación a frecuencias más altas que la señal. Dado que la señal de error acumulada es filtrada por paso bajo por el integrador del modulador delta-sigma antes de ser cuantificada, la retroalimentación negativa posterior de su resultado cuantificado resta efectivamente los componentes de baja frecuencia del ruido de cuantificación mientras deja los componentes de frecuencia más alta del ruido.

La modulación delta-sigma de 1 bit es modulación por densidad de pulsos

En el caso específico de un ADC ΔΣ sincrónico de un solo bit, una señal de voltaje analógica se convierte efectivamente en una frecuencia de pulso, o densidad de pulso, que puede entenderse como modulación de densidad de pulso (PDM). Una secuencia de pulsos positivos y negativos, que representan bits a una tasa fija conocida, es muy fácil de generar, transmitir y regenerar con precisión en el receptor, siempre que se pueda recuperar la sincronización y el signo de los pulsos. Dada una secuencia de pulsos de este tipo de un modulador delta-sigma, la forma de onda original se puede reconstruir con la precisión adecuada.

El uso de PDM como representación de señal es una alternativa a PCM. Alternativamente, el PDM de alta frecuencia puede ser posteriormente muestreado a menor frecuencia mediante un proceso llamado decimación y recuantificado para convertirlo en un código PCM de múltiples bits a una frecuencia de muestreo más baja, más cercana a la tasa de Nyquist de la banda de frecuencia de interés.

Historia y variaciones

El artículo seminal ^[4] que combina la retroalimentación con el sobremuestreo para lograr la modulación delta fue escrito por F. de Jager de Philips Research Laboratories en 1952. ^[5]

"Sistema de integración de retroalimentación" de Charles B Brahm: toda la mitad superior de la figura 1 es un modulador delta-sigma. La caja n.° 10 es un integrador de dos entradas . El cuantificador analógico a digital de 4 bits utiliza las designaciones "S" (signo), "1", "2" y "4" para cada bit. Cada "F" representa un flip-flop y cada "G" es una compuerta, controlada por el oscilador de 110 kHz.

El principio de mejorar la resolución de un cuantificador grueso mediante el uso de retroalimentación, que es el principio básico de la conversión delta-sigma, fue descrito por primera vez en una patente presentada en 1954 por C. Chapin Cutler de Bell Labs . ^[6] No fue nombrado como tal hasta un artículo de 1962 ^[7] por Inose et al. de la Universidad de Tokio , que propuso la idea de agregar un filtro en la ruta de avance del modulador delta. ^{[8] [nota 1]} Sin embargo, Charles B Brahm de United Aircraft Corp ^[9] presentó en 1961 una patente "Sistema de integración de retroalimentación" ^[10] con un bucle de retroalimentación que contiene un integrador con cuantificación de múltiples bits que se muestra en su Fig. 1. ^[2]

En "La evolución de los convertidores analógico-digitales con sobremuestreo" ^[4] de Wooley se ofrece más información y se hacen referencias a patentes relevantes. Algunas de las formas de variación (que pueden aplicarse en diferentes combinaciones) son el orden del modulador, la profundidad de bits del cuantificador, la forma de diezmar y la relación de sobremuestreo.

Modulador de orden superior

Figura 2: Modulador ADC ΔΣ de ^{segundo orden con retroalimentación de ruido.}

El ruido del cuantificador se puede moldear aún más reemplazando el cuantificador mismo con otro modulador ΔΣ. Esto crea un modulador de segundo ^orden , que se puede reorganizar en cascada (Figura 2). ^[2] Este proceso se puede repetir para aumentar el orden aún más.

Si bien los moduladores de primer ^orden son incondicionalmente estables, se debe realizar un análisis de estabilidad para moduladores de retroalimentación de ruido de orden superior. Alternativamente, las configuraciones de retroalimentación de ruido siempre son estables y tienen un análisis más simple. ^{[11] §6.1}

Cuantizador multibit

El modulador también se puede clasificar por la profundidad de bits de su cuantificador. Un cuantificador que distingue entre N niveles se denomina cuantificador de bit log ₂ N. Por ejemplo, un comparador simple tiene 2 niveles y, por lo tanto, es un cuantificador de 1 bit; un cuantificador de 3 niveles se denomina cuantificador de bit "1,5"; un cuantificador de 4 niveles es un cuantificador de 2 bits; un cuantificador de 5 niveles se denomina cuantificador de 2,5 bits . ^[12] Los cuantificadores de bits más altos producen inherentemente menos ruido de cuantificación.

Una crítica a la cuantificación de 1 bit es que no se pueden utilizar cantidades adecuadas de tramado en el bucle de retroalimentación, por lo que se puede escuchar distorsión en algunas condiciones (más discusión en Direct Stream Digital § DSD vs. PCM ). ^{[13] [14]}

Diezmación posterior

La decimación está fuertemente asociada con la modulación delta-sigma, pero es distinta y está fuera del alcance de este artículo. El artículo original de 1962 no describía la decimación. Los datos sobremuestreados en los primeros días se enviaban tal cual. La propuesta de diezmar los datos delta-sigma sobremuestreados usando filtrado digital antes de convertirlos en audio PCM fue hecha por D. J. Goodman en Bell Labs en 1969, ^[15] para reducir la señal ΔΣ de su alta frecuencia de muestreo mientras se aumenta su profundidad de bits . La decimación se puede hacer en un chip separado en el extremo receptor del flujo de bits delta-sigma, a veces por un módulo dedicado dentro de un microcontrolador , ^[16] que es útil para interactuar con micrófonos MEMS PDM , ^{[17] aunque muchos} circuitos integrados ADC ΔΣ incluyen la decimación. Algunos microcontroladores incluso incorporan tanto el modulador como el decimador. ^[18]

Los filtros de decimación más comúnmente utilizados para los ADC ΔΣ, en orden creciente de complejidad y calidad, son:

1. Filtro de media móvil de vagón de caja ( media móvil simple o filtro sinc-in-frequency o sinc ^{1 ): Este es el filtro digital más sencillo y conserva una respuesta de paso nítida, pero es mediocre en la separación de bandas de frecuencia [19]} y sufre distorsión por intermodulación . El filtro se puede implementar simplemente contando cuántas muestras durante un intervalo de muestreo más grande son altas. El artículo de 1974 de otro investigador de Bell Labs, J. C. Candy, "A Use of Limit Cycle Oscillations to Obtain Robust Analog-to-Digital Converters" ^[20] fue uno de los primeros ejemplos de esto.
2. Filtros peine-integradores en cascada : se denominan filtros sinc ^N , que equivalen a conectar en cascada el filtro sinc ¹ anterior N veces y reorganizar el orden de las operaciones para lograr eficiencia computacional. Los filtros N más bajos son más simples, se estabilizan más rápido y tienen menos atenuación en la banda base, mientras que los filtros N más altos son ligeramente más complejos y se estabilizan más lentamente y tienen más caída en la banda de paso, pero atenúan mejor el ruido de alta frecuencia no deseado. Sin embargo, se pueden aplicar filtros de compensación para contrarrestar la atenuación no deseada de la banda de paso. ^[21] Los filtros Sinc ^N son apropiados para diezmar la modulación sigma delta hasta cuatro veces la tasa de Nyquist. ^[22] La altura de la primera carga lateral es de -13·N dB y la altura de los lóbulos sucesivos disminuye gradualmente, pero solo las áreas alrededor de los nulos se solaparán con la banda de baja frecuencia de interés; por ejemplo, al reducir la resolución en 8, el componente de alta frecuencia alias más grande puede estar -16 dB por debajo del pico de la banda de interés con un filtro sinc ¹ , pero -40 dB por debajo para un filtro sinc ³ , y si solo se está interesado en un ancho de banda más estrecho, incluso menos componentes de alta frecuencia se alias en él (ver las figuras 7 a 9 del artículo de Lyons). ^[23]
3. Filtros sinc-en-tiempo (pared de ladrillos en frecuencia) con ventana : aunque el soporte infinito de la función sinc evita que se pueda realizar en un tiempo finito , la función sinc puede, en cambio, tener una ventana para realizar filtros de respuesta de impulso finitos . Este diseño de filtro aproximado, si bien mantiene casi ninguna atenuación de la banda de frecuencia más baja de interés, aún elimina casi todo el ruido de alta frecuencia no deseado. La desventaja es un rendimiento deficiente en el dominio del tiempo (por ejemplo, sobreimpulso y rizado de la respuesta de paso ), un mayor retraso (es decir, su tiempo de convolución es inversamente proporcional a su inclinación de transición de corte) y mayores requisitos computacionales. ^[24] Son el estándar de facto para convertidores de audio digital de alta fidelidad .

Reducción del ruido de banda base mediante el aumento de la relación de sobremuestreo y el orden ΔΣM

Figura 3: Arriba: una entrada de onda sinusoidal superpuesta con su representación ΔΣ sincrónica realizada con una alta relación de sobremuestreo. En el medio: el filtrado de la representación ΔΣ produce una aproximación de la onda sinusoidal original. Abajo: error residual del ADC ΔΣ, con y sin añadir ruido de tramado .

Cuando se cuantifica una señal, la señal resultante se puede aproximar mediante la adición de ruido blanco con una intensidad aproximadamente igual en todo el espectro. En realidad, el ruido de cuantificación, por supuesto, no es independiente de la señal y esta dependencia da como resultado ciclos límite y es la fuente de tonos inactivos y ruido de patrón en los convertidores delta-sigma. Sin embargo, la adición de ruido de tramado (Figura 3) reduce dicha distorsión al hacer que el ruido de cuantificación sea más aleatorio.

Los ADC ΔΣ reducen la cantidad de este ruido en la banda base distribuyéndolo y dándole forma de modo que se encuentre principalmente en frecuencias más altas. Luego, se puede filtrar fácilmente con filtros digitales económicos, sin los circuitos analógicos de alta precisión que necesitan los ADC Nyquist.

Sobremuestreo para dispersar el ruido de cuantificación

El ruido de cuantificación en el rango de frecuencia de banda base (de DC a ) se puede reducir aumentando la relación de sobremuestreo (OSR) definida por ${\displaystyle 2f_{0}}$

${\displaystyle \mathrm {OSR} \,=\,{\frac {f_{s}}{2f_{0}}}=2^{d}}$

donde es la frecuencia de muestreo y es la tasa de Nyquist (la tasa de muestreo mínima necesaria para evitar el aliasing, que es el doble de la frecuencia máxima de la señal original ). Dado que el sobremuestreo se realiza normalmente en potencias de dos, representa cuántas veces se duplica el OSR. ${\displaystyle f_{\mathrm {s} }}$ ${\displaystyle 2f_{0}}$ ${\displaystyle f_{0}}$ ${\displaystyle d}$

Figura 4: Curvas de modelado de ruido y espectro de ruido en moduladores ΔΣ ^{de 1.er} , 2.º ^y 3.er ^{orden .}

Como se ilustra en la Figura 4, la cantidad total de ruido de cuantificación es la misma tanto en un convertidor Nyquist (áreas amarillas + verdes) como en un convertidor de sobremuestreo (áreas azules + verdes). Pero los convertidores de sobremuestreo distribuyen ese ruido en un rango de frecuencia mucho más amplio. La ventaja es que la cantidad total de ruido en la banda de frecuencia de interés es drásticamente menor para los convertidores de sobremuestreo (solo el área verde pequeña) que para un convertidor Nyquist (área total amarilla + verde).

Modelado de ruido

La figura 4 muestra cómo la modulación ΔΣ moldea el ruido para reducir aún más la cantidad de ruido de cuantificación en la banda base a cambio de aumentar el ruido en frecuencias más altas (donde se puede filtrar fácilmente). Las curvas de los moduladores ΔΣ de orden superior logran una reducción aún mayor del ruido en la banda base.

Estas curvas se derivan utilizando herramientas matemáticas llamadas transformada de Laplace (para señales de tiempo continuo , por ejemplo, en el bucle de modulación de un ADC) o transformada Z (para señales de tiempo discreto , por ejemplo, en el bucle de modulación de un DAC). Estas transformadas son útiles para convertir matemáticas más difíciles del dominio del tiempo en matemáticas más simples en el dominio de frecuencia complejo de la variable compleja (en el dominio de Laplace) o (en el dominio z). ${\displaystyle {\text{s}}=\sigma +j\omega }$ ${\displaystyle {\text{z}}=Ae^{j\phi }}$

Análisis del bucle de modulación del ADC ΔΣ en el dominio de Laplace

La figura 5 representa el bucle de modulación ADC ΔΣ ^{de primer orden (de la figura 1) como un} sistema lineal invariante en el tiempo de tiempo continuo en el dominio de Laplace con la ecuación:

Figura 5: Bucle de modulación ΔΣ en el dominio de Laplace. La integración es la multiplicación por y la cuantificación se aproxima añadiendo ruido. ${\displaystyle {\tfrac {1}{\text{s}}}}$

$${\displaystyle [{\text{in}}({\text{s}})-\Delta \Sigma {\text{M}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+{\text{noise}}({\text{s}})=\Delta \Sigma {\text{M}}({\text{s}})\,.}$$

La transformada de Laplace de integración de una función del tiempo corresponde simplemente a la multiplicación por en notación de Laplace. Se supone que el integrador es un integrador ideal para simplificar las matemáticas, pero un integrador real (o un filtro similar) puede tener una expresión más complicada. ${\displaystyle {\tfrac {1}{\text{s}}}}$

El proceso de cuantificación se aproxima a una adición con una fuente de ruido de error de cuantificación. A menudo se supone que el ruido es blanco e independiente de la señal, aunque, como explica el apartado sobre cuantificación (procesamiento de señales) § Modelo de ruido aditivo , esto no siempre es una suposición válida (en particular para la cuantificación de bits bajos).

Dado que el sistema y la transformada de Laplace son lineales, el comportamiento total de este sistema se puede analizar separando cómo afecta la entrada de cómo afecta el ruido: ^{[11] §6}

$${\displaystyle \Delta \Sigma {\text{M}}_{\text{total}}({\text{s}})=\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})+\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})\,.}$$

Filtro de paso bajo en la entrada

Para entender cómo el sistema afecta únicamente a la señal de entrada, imaginamos temporalmente que el ruido es 0:

$${\displaystyle [{\text{in}}({\text{s}})-\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+0=\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})\,,}$$

que puede reorganizarse para producir la siguiente función de transferencia :

$${\displaystyle {\frac {\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})}{{\text{in}}({\text{s}})}}={\frac {\tfrac {1}{\text{s}}}{1+{\tfrac {1}{\text{s}}}}}={\frac {1}{{\text{s}}+1}}\,.}$$

Esta función de transferencia tiene un solo polo en el plano complejo , por lo que actúa efectivamente como un filtro de paso bajo de ^{primer orden en la señal de entrada. (Nota: su} frecuencia de corte se puede ajustar como se desee incluyendo la multiplicación por una constante en el bucle). ${\displaystyle {\text{s}}={\text{-1}}}$

Filtro de paso alto para ruido

Para entender cómo el sistema afecta únicamente al ruido, imaginamos temporalmente que la entrada es 0:

$${\displaystyle [0-\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+{\text{noise}}({\text{s}})=\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})\,,}$$

que puede reorganizarse para producir la siguiente función de transferencia:

$${\displaystyle {\frac {\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})}{{\text{noise}}({\text{s}})}}={\frac {1}{1+{\tfrac {1}{\text{s}}}}}={\frac {s}{{\text{s}}+1}}\,.}$$

Esta función de transferencia tiene un solo cero en y un solo polo en por lo que el sistema actúa efectivamente como un filtro de paso alto en el ruido que comienza en 0 en DC , luego aumenta gradualmente hasta alcanzar la frecuencia de corte y luego se nivela. ${\displaystyle {\text{s}}=0}$ ${\displaystyle {\text{s}}={\text{-1}},}$

Análisis del bucle de modulación síncrona ΔΣ en el dominio z

Mientras tanto, el bucle de modulación del DAC ΔΣ sincrónico (Figura 6) está en tiempo discreto y, por lo tanto, su análisis está en el dominio z. Es muy similar al análisis anterior en el dominio de Laplace y produce curvas similares. Nota: muchas fuentes ^{[11] §6.1 [25] [26]} también analizan el bucle de modulación de un ADC ΔΣ en el dominio z, que trata implícitamente la entrada analógica continua como una señal de tiempo discreto. Esta puede ser una aproximación válida siempre que la señal de entrada ya esté limitada en banda y se pueda suponer que no cambia en escalas de tiempo superiores a la frecuencia de muestreo. Es particularmente apropiado cuando el modulador se implementa como un circuito de condensador conmutado , que funciona transfiriendo carga entre condensadores en pasos de tiempo sincronizados.

Figura 6: Bucle de modulación ΔΣ en el dominio z.

La integración en tiempo discreto puede ser un acumulador que suma repetidamente su entrada con el resultado anterior de su suma. Esto se representa en el dominio z al realimentar la salida de un nodo sumador a través de una etapa de retardo de 1 ciclo de reloj (anotada como ) en otra entrada del nodo sumador, lo que produce . Su función de transferencia se utiliza a menudo para etiquetar integradores en diagramas de bloques. ${\displaystyle x[n]}$ ${\displaystyle y[n]=x[n]+y[n-1].}$ ${\displaystyle y({\text{z}})}$ ${\displaystyle {\text{z}}^{\text{-1}}}$ ${\displaystyle y({\text{z}})=x({\text{z}})+y({\text{z}})\cdot {\text{z}}^{\text{-1}}}$ ${\displaystyle {\tfrac {1}{1-{\text{z}}^{\text{-1}}}}}$

En un DAC ΔΣ, el cuantificador puede denominarse recuantificador o convertidor digital a digital (DDC), porque su entrada ya es digital y está cuantificada, pero simplemente está reduciendo de una señal digital de mayor profundidad de bits a una de menor profundidad de bits. Esto se representa en el dominio z mediante otra etapa de retardo en serie con la adición de ruido de cuantificación. (Nota: algunas fuentes pueden haber intercambiado el orden de las etapas de ruido aditivo y de cuantificación). ${\displaystyle {\text{z}}^{\text{-1}}}$ ${\displaystyle {\text{z}}^{\text{-1}}}$

La ecuación del dominio z del modulador, organizada como en la Figura 6, es: que se puede reorganizar para expresar la salida en términos de la entrada y el ruido: La entrada simplemente sale del sistema con un retraso de un ciclo de reloj. La multiplicación del término de ruido por representa un filtro inverso de primera diferencia (que tiene un solo polo en el origen y un solo cero en ) y, por lo tanto, filtra el ruido con un filtro paso alto. $${\displaystyle [{\text{in}}({\text{z}})-\Delta \Sigma {\text{M}}({\text{z}})]\cdot {\frac {1}{1-{\text{z}}^{\text{-1}}}}\cdot {\text{z}}^{\text{-1}}+{\text{noise}}({\text{z}})=\Delta \Sigma {\text{M}}({\text{z}})\,,}$$ $${\displaystyle \Delta \Sigma {\text{M}}({\text{z}})={\text{in}}({\text{z}})\cdot {\text{z}}^{\text{-1}}+{\text{noise}}({\text{z}})\cdot (1-{\text{z}}^{\text{-1}})\,.}$$ ${\displaystyle (1-{\text{z}}^{\text{-1}})}$ ${\displaystyle {\text{z}}{=}1}$

Moduladores de orden superior

Sin entrar en detalles matemáticos, ^{[25] (ecuaciones 8-11)} los integradores en cascada para crear un modulador de orden α dan como resultado: Dado que este filtro de primera diferencia hacia atrás ahora se eleva a la potencia , tendrá una curva de modelado de ruido más pronunciada, para propiedades mejoradas de mayor atenuación en la banda base, por lo que una porción dramáticamente más grande del ruido está por encima de la banda base y se puede filtrar fácilmente con un filtro de paso bajo ideal. ${\displaystyle \Theta }$ ${\displaystyle \Theta ^{\text{th}}}$ $${\displaystyle \Delta \Sigma {\text{M}}_{\Theta }({\text{z}})={\text{in}}({\text{z}})\cdot {\text{z}}^{\text{-1}}+{\text{noise}}({\text{z}})\cdot (1-{\text{z}}^{\text{-1}})^{\Theta }\,.}$$ ${\displaystyle \Theta }$

Número efectivo teórico de bits

La relación señal-ruido (SNR) teórica en decibeles (dB) para una entrada sinusoidal que viaja a través de un modulador de orden con un OSR (y seguido por un filtro decimador de paso bajo ideal) se puede derivar matemáticamente para ser aproximadamente: ^{[25] (ecuaciones 12-21)} ${\displaystyle \Theta ^{\text{th}}}$ ${\displaystyle 2^{d}}$

$${\displaystyle {\text{SNR}}_{\text{dB}}\approx 3.01\cdot (2\cdot \Theta +1)\cdot d-9.36\cdot \Theta -2.76\,.}$$De esta manera, la resolución teórica del número efectivo de bits (ENOB) mejora en bits al duplicar el OSR (incrementando ), y en bits al incrementar el orden. A modo de comparación, el sobremuestreo de un ADC Nyquist (sin ninguna modelación de ruido) solo mejora su ENOB en bits por cada duplicación del OSR, ^[27] que es solo 1 ⁄ 3 de la tasa de crecimiento de ENOB de un ΔΣM ^{de primer} orden. ${\textstyle \Theta +{\tfrac {1}{2}}}$ ${\displaystyle d}$ ${\textstyle d-{\tfrac {3}{2}}}$ ${\displaystyle {\tfrac {1}{2}}}$

Estos puntos de datos son teóricos. En la práctica, los circuitos inevitablemente experimentan otras fuentes de ruido que limitan la resolución, lo que hace que las celdas de mayor resolución sean poco prácticas.

Relación con la modulación delta

Figura 7: Derivación de delta-sigma a partir de la modulación delta

La modulación delta-sigma está relacionada con la modulación delta mediante los siguientes pasos (Figura 7): ^{[11] §6}

1. Comencemos con un diagrama de bloques de un modulador/demodulador delta.
2. La propiedad de linealidad de la integración , , permite mover el integrador, que reconstruye la señal analógica en la sección del demodulador, delante del modulador delta. ${\textstyle \int a+\int b=\int (a+b)}$
3. Nuevamente, la propiedad de linealidad de la integración permite combinar los dos integradores y se obtiene un diagrama de bloques modulador/demodulador delta-sigma.

Si la cuantificación fuera homogénea (por ejemplo, si fuera lineal ), lo anterior sería una derivación suficiente de su equivalencia hipotética. Pero como el cuantificador no es homogéneo, delta-sigma se inspira en la modulación delta, pero ambos funcionan de forma distinta.

Del primer diagrama de bloques de la Figura 7, el integrador en la ruta de retroalimentación se puede eliminar si la retroalimentación se toma directamente de la entrada del filtro de paso bajo. Por lo tanto, para la modulación delta de la señal de entrada v _en , el filtro de paso bajo ve la señal

${\displaystyle \int \operatorname {Quantize} \left({\text{v}}_{\text{in}}-{\text{v}}_{{\text{feedback}}_{\Delta }}\right)dt.\,}$

Sin embargo, la modulación delta-sigma de la misma señal de entrada se coloca en el filtro de paso bajo.

${\displaystyle \operatorname {Quantize} \left(\int \left({\text{v}}_{\text{in}}-{\text{v}}_{{\text{feedback}}_{\Delta \Sigma }}\right)dt\right).\,}$

En otras palabras, realizar una modulación delta-sigma en lugar de una modulación delta ha intercambiado de manera efectiva el orden de las operaciones del integrador y del cuantificador. El efecto neto es una implementación más simple que tiene el beneficio adicional de moldear el ruido de cuantificación para que se encuentre principalmente en frecuencias por encima de las señales de interés. Este efecto se vuelve más dramático con un mayor sobremuestreo , lo que permite que el ruido de cuantificación sea algo programable. Por otro lado, la modulación delta moldea tanto el ruido como la señal por igual.

Además, el cuantificador (por ejemplo, el comparador ) utilizado en la modulación delta tiene una salida pequeña que representa un pequeño paso hacia arriba y hacia abajo en la aproximación cuantificada de la entrada, mientras que el cuantificador utilizado en delta-sigma debe tomar valores fuera del rango de la señal de entrada.

En general, delta-sigma tiene algunas ventajas frente a la modulación delta:

• La estructura se simplifica como
  • Sólo se necesita un integrador,
  • El demodulador puede ser un filtro lineal simple (por ejemplo, un filtro RC o LC) para reconstruir la señal, y
  • El cuantificador (por ejemplo, el comparador) puede tener salidas de escala completa.
• El valor cuantificado es la integral de la señal de diferencia, que
  • lo hace menos sensible a la tasa de cambio de la señal, y
  • Ayuda a capturar componentes de baja frecuencia y CC.

Ejemplo de conversión de analógico a digital

Los conversores analógicos delta-sigma varían en complejidad. El circuito que se muestra a continuación se centra en un conversor analógico delta-sigma sincrónico de cuantificación de dos niveles y primer orden simple sin diezmado.

Ejemplo de circuito simplificado

Para facilitar la comprensión, se simula un circuito esquemático simple (Figura 8a) que utiliza elementos ideales (voltajes en la Figura 8b). Funcionalmente, es el mismo bucle de modulación de analógico a digital ΔΣ de la Figura 1 (nota: el integrador inversor de 2 entradas combina la unión sumadora y el integrador y produce un resultado de retroalimentación negativa, y el flip-flop combina el cuantificador muestreado y, naturalmente, funciona también como un DAC de 1 bit).

La onda sinusoidal de entrada de 20 kHz s(t) se convierte en un resultado digital PDM de 1 bit Q(t) . Se utilizan 20 kHz como ejemplo porque se considera el límite superior de la audición humana .

Este circuito se puede diseñar en una placa de pruebas con componentes discretos económicos (tenga en cuenta que algunas variaciones utilizan polarizaciones diferentes y usan filtros de paso bajo RC más simples para la integración en lugar de amplificadores operacionales ). ^{[28] [29]}

Para simplificar, el flip-flop D está alimentado por voltajes de suministro duales de V _DD = +1 V y V _SS = -1 V, por lo que su salida binaria Q(t) es +1 V o -1 V.

Integrador inversor de 2 entradas

El integrador de amplificador operacional inversor de 2 entradas combina s(t) con Q(t) para producir Ɛ(t) : Se utiliza la letra griega épsilon porque Ɛ(t) contiene el error acumulado que se corrige repetidamente mediante el mecanismo de retroalimentación. Mientras que sus dos entradas s(t) y Q(t) varían entre -1 y 1 voltio, Ɛ(t) en cambio solo varía en un par de milivoltios , aproximadamente 0 V. $${\displaystyle \varepsilon (t)=-{\frac {1}{RC}}\int (s(t)+Q(t))dt.}$$

Debido al signo negativo del integrador , cuando Ɛ(t) se muestrea a continuación para producir Q(t) , el + Q(t) en esta integral en realidad representa una retroalimentación negativa del ciclo de reloj anterior.

Flip-flop de cuantificador y sampler

Un flip-flop D ideal muestrea Ɛ(t) a una frecuencia de reloj de 1  MHz . La vista de osciloscopio (Figura 8b) tiene una división menor igual al período de muestreo de 1 μs, por lo que cada división menor corresponde a un evento de muestreo. Dado que se supone que el flip-flop es ideal, trata cualquier voltaje de entrada mayor que 0 V como alto lógico y cualquier voltaje de entrada menor que 0 V como bajo lógico, sin importar qué tan cerca esté de 0 V (ignorando problemas de violaciones del tiempo de muestreo y retención y metaestabilidad ).

Siempre que se produzca un evento de muestreo:

• Si Ɛ(t) está por encima del umbral de 0 V, entonces Q(t) aumentará (+1 V), o
• Si Ɛ(t) está por debajo del umbral de 0 V, entonces Q(t) bajará (-1 V).

Q(t) se envía como salida PDM resultante y también se devuelve al integrador inversor de 2 entradas.

Desmodulación

El integrador situado más a la derecha realiza una conversión de digital a analógico en Q(t) para producir una salida analógica demodulada r(t) , que reconstruye la entrada de onda sinusoidal original como segmentos diagonales lineales por partes. Aunque r(t) parece burdo a esta frecuencia de sobremuestreo de 50x, r(t) se puede filtrar con un filtro de paso bajo para aislar la señal original. A medida que aumenta la frecuencia de muestreo en relación con la frecuencia máxima de la señal de entrada, r(t) se aproximará más a la entrada original s(t) .

Conversión de digital a analógico

Vale la pena señalar que si nunca se produjo una decimación, la representación digital de un modulador delta-sigma de 1 bit es simplemente una señal PDM, que se puede convertir fácilmente en analógica utilizando un filtro de paso bajo , tan simple como una resistencia y un condensador . ^[29]

Sin embargo, en general, un DAC delta-sigma convierte una señal de series temporales discretas de muestras digitales con una gran profundidad de bits en una señal con una profundidad de bits baja (a menudo de 1 bit), normalmente a una frecuencia de muestreo mucho mayor. Esa señal modulada en delta se puede convertir con precisión en analógica (ya que los DAC con una profundidad de bits más baja son más fáciles de convertir en altamente lineales), que luego pasa por un filtrado de paso bajo económico en el dominio analógico para eliminar el ruido de cuantificación de alta frecuencia inherente al proceso de modulación delta-sigma.

Muestreo ascendente

Como explican los artículos sobre la transformada de Fourier discreta y la transformada de Fourier de tiempo discreto , una señal muestreada periódicamente contiene inherentemente múltiples copias o "imágenes" de la señal con frecuencias más altas. A menudo es deseable eliminar estas imágenes de frecuencias más altas antes de realizar la etapa de modulación delta-sigma real, para facilitar los requisitos del eventual filtro de paso bajo analógico. Esto se puede hacer mediante un sobremuestreo utilizando un filtro de interpolación y, a menudo, es el primer paso antes de realizar la modulación delta-sigma en los DAC. El sobremuestreo está fuertemente asociado con los DAC delta-sigma, pero no es estrictamente parte de la etapa real de modulación delta-sigma (de manera similar a cómo la decimación está fuertemente asociada con los ADC delta-sigma, pero tampoco es estrictamente parte de la modulación delta-sigma), y los detalles están fuera del alcance de este artículo.

Modulación delta-sigma de digital a digital

El bucle de modulación de la Figura 6 en § Modelado de ruido se puede diseñar fácilmente con elementos digitales básicos de un restador para la diferencia, un acumulador para el integrador y un registro de bits inferior para la cuantificación, que transporta los bits más significativos del integrador para que sean la retroalimentación para el siguiente ciclo.

Modelado de ruido en múltiples etapas

Esta modulación simple ^{de primer} orden se puede mejorar conectando en cascada dos o más acumuladores de desbordamiento, cada uno de los cuales es equivalente a un modulador delta-sigma ^{de primer} orden. La estructura de modelado de ruido multietapa (MASH) ^[30] resultante tiene una propiedad de modelado de ruido más pronunciada , por lo que se utiliza comúnmente en audio digital. Las salidas de acarreo se combinan a través de sumas y retrasos para producir una salida binaria, cuyo ancho depende del número de etapas (orden) del MASH. Además de su función de modelado de ruido, tiene dos propiedades más atractivas:

• Fácil de implementar en hardware; solo se requieren bloques digitales comunes como acumuladores , sumadores y flip-flops D
• incondicionalmente estable (no hay bucles de retroalimentación fuera de los acumuladores)

Nombramiento

La técnica fue presentada por primera vez a principios de la década de 1960 por el profesor Yasuhiko Yasuda mientras era estudiante en la Universidad de Tokio . ^{[31] [11]} El nombre delta-sigma proviene directamente de la presencia de un modulador delta y un integrador, como lo introdujeron por primera vez Inose et al. en su solicitud de patente ^{[ aclaración necesaria ] . [7]} Es decir, el nombre proviene de integrar o sumar diferencias , que, en matemáticas, son operaciones generalmente asociadas con las letras griegas sigma y delta respectivamente.

En la década de 1970, los ingenieros de Bell Labs utilizaron los términos "sigma-delta" porque el precedente era nombrar las variaciones en la modulación delta con adjetivos que precedían a "delta", y un editor de la revista Analog Devices justificó en 1990 que la jerarquía funcional es "sigma-delta", porque calcula la integral de una diferencia. ^[32]

Ambos nombres, sigma-delta y delta-sigma, se utilizan con frecuencia.

Modulación delta-sigma asincrónica

Figura 9: La modulación ΔΣ asincrónica de 1 bit produce una salida PWM (azul en el gráfico inferior) que se resta de la señal de entrada (verde en el gráfico superior) para formar una señal de error (azul en el gráfico superior). Este error se integra (magenta en el gráfico del medio). Cuando la integral del error excede los límites (las líneas grises superior e inferior en el gráfico del medio), la salida PWM cambia de estado.

Kirkkert y Miller publicaron una variante de tiempo continuo llamada "Modulación Delta Sigma Asincrónica" (ADSM o ASDM) en 1975, que utiliza un disparador Schmitt (es decir, un comparador con histéresis ) o (como sostiene el artículo que es equivalente) un comparador con retardo fijo. ^[33]

En el ejemplo de la Figura 9, cuando la integral del error excede sus límites, la salida cambia de estado y produce una onda de salida modulada por ancho de pulso (PWM).

La información de amplitud se convierte, sin ruido de cuantificación, en información de tiempo del PWM de salida. ^[34] Para convertir este PWM de tiempo continuo a tiempo discreto, el PWM puede ser muestreado por un convertidor de tiempo a digital, cuya resolución limitada agrega ruido que puede moldearse al realimentarlo. ^[35]

Véase también

• Modulación por ancho de pulso
• Modulación delta de pendiente continuamente variable
• Amplificador de clase D (a veces ^[12] utiliza modulación delta-sigma)

Notas

1. La configuración delta-sigma descrita por Inose et al. en 1962 fue ideada para resolver problemas en la transmisión precisa de señales analógicas. En esa aplicación, se transmitía el flujo de pulsos y se recuperaba la señal analógica original con un filtro de paso bajo después de que se reformaran los pulsos recibidos. Este filtro de paso bajo realizaba la función de suma asociada con Σ. El tratamiento altamente matemático de los errores de transmisión fue introducido por ellos y es apropiado cuando se aplica al flujo de pulsos, pero estos errores se pierden en el proceso de acumulación asociado con Σ.

Referencias

1. Sangil Park, Principios de modulación sigma-delta para convertidores analógico-digitales (PDF) , Motorola , consultado el 1 de septiembre de 2017
2. Razavi, Behzad (21 de junio de 2016). "Un circuito para todas las estaciones: el modulador Delta-Sigma" (PDF) . Revista IEEE Solid-State Circuits . 8 (2): 10–15. doi :10.1109/MSSC.2016.2543061. Archivado (PDF) desde el original el 9 de febrero de 2024 . Consultado el 16 de marzo de 2024 .
3. Inose, H.; Yasuda, Y. (1963-11-01). "Un método de codificación de bits unitarios por retroalimentación negativa". Actas del IEEE . 51 (11): 1524–1535. doi :10.1109/PROC.1963.2622. ISSN  1558-2256 – vía IEEE Xplore .
4. Wooley, Bruce A. (22 de marzo de 2012). "La evolución de los convertidores analógico-digitales con sobremuestreo" (PDF) . IEEE . Archivado (PDF) desde el original el 28 de junio de 2023. Consultado el 28 de junio de 2023 .
5. F. de Jager, "Modulación delta, un método de transmisión PCM que utiliza el código de 1 unidad", Philips Res. Rep., vol. 7, págs. 442–466, 1952.
6. Patente estadounidense 2967962, Cutler, Cassius C., "Sistemas de transmisión que emplean cuantificación", expedida el 8 de marzo de 1960 
7. Inose, H.; Yasuda, Y.; Murakami, J. (6 de mayo de 1962). "Un sistema de telemetría por modulación de código - Δ- ΣModulation". IRE Transactions on Space Electronics and Telemetry . SET-8 (3) (publicado el 1 de septiembre de 1962): 204–209. doi :10.1109/IRET-SET.1962.5008839. ISSN  2331-1657. S2CID  51647729 – vía IEEE Xplore .
8. "Modulación sigma-delta en tiempo continuo". Modulación sigma-delta en tiempo continuo para conversión A/D en receptores de radio: Capítulo 4: Modulación sigma-delta en tiempo continuo . The International Series in Engineering and Computer Science. Vol. 634. Springer Publishing . 2001. págs. 29–71. doi :10.1007/0-306-48004-2_3. ISBN 9780306480041Archivado desde el original el 29 de junio de 2023. Consultado el 28 de junio de 2023 .
9. "Obituario de Charles Brahm (1926 - 2021) - Hartford, CT - Hartford Courant". Legacy.com . Consultado el 16 de marzo de 2024 .
10. US3192371A, Brahm, Charles B., "Sistema de integración de retroalimentación", publicado el 29 de junio de 1965 
11. Sangil Park, Principios de modulación sigma-delta para convertidores analógico-digitales (PDF) , Motorola, archivado desde el original (PDF) el 21 de junio de 2006
12. Amplificador de clase D sigma-delta y método de control para un amplificador de clase D sigma-delta por Jwin-Yen Guo y Teng-Hung Chang
13. Lipschitz, Stanley P.; Vanderkooy, John (22 de septiembre de 2000). "Por qué la conversión sigma-delta profesional de 1 bit es una mala idea" (PDF) . Archivado desde el original (PDF) el 2 de noviembre de 2022.
14. Lipshitz, Stanley P.; Vanderkooy, John (12 de mayo de 2001). "Por qué la conversión sigma-delta de 1 bit no es adecuada para aplicaciones de alta calidad" (PDF) . Archivado (PDF) desde el original el 30 de abril de 2023. Consultado el 28 de agosto de 2023 .
15. "Arquitecturas de convertidores de datos: Capítulo 3" (PDF) . Consultado el 27 de octubre de 2018 .
16. "AN4990: Introducción a la interfaz digital sigma-delta en microcontroladores STM32 aplicables" (PDF) . STMicroelectronics . Marzo de 2018. Archivado (PDF) desde el original el 20 de enero de 2022 . Consultado el 3 de septiembre de 2023 .
17. Kite, Thomas (2012). "Understanding PDM Digital Audio" (PDF) . Archivado (PDF) desde el original el 2023-06-30 . Consultado el 2023-08-24 .
18. "Familia MSP430i2xx" (PDF) . Texas Instruments . 2014. Archivado (PDF) desde el original el 2022-10-15 . Consultado el 2023-09-03 .
19. Smith, Steven W. (1999). "Capítulo 15: Filtros de media móvil" (PDF) . Guía para científicos e ingenieros sobre procesamiento de señales digitales (2.ª ed.). San Diego, California: California Technical Pub. ISBN 978-0-9660176-4-9.
20. Candy, J. (1974). "Uso de oscilaciones de ciclo límite para obtener convertidores analógico-digitales robustos". IEEE Transactions on Communications . 22 (3): 298–305. doi :10.1109/TCOM.1974.1092194. ISSN  1558-0857.
21. "AN-455: Comprensión de los filtros de compensación CIC" (PDF) . Altera . 2007. Archivado (PDF) desde el original el 2023-04-05 . Consultado el 2024-01-03 .
22. Candy, JC (1986). "Decimación para modulación sigma delta". IEEE Transactions on Communications . 34 : 72–76. doi :10.1109/TCOM.1986.1096432 . Consultado el 3 de enero de 2024 .
23. Lyons, Rick (26 de marzo de 2020). "Guía para principiantes sobre filtros de peine integrador en cascada (CIC)". dsprelated.com . Archivado desde el original el 22 de octubre de 2023. Consultado el 3 de enero de 2024 .
24. Smith, Steven W. (1999). "Capítulo 16: Filtros de sincronización con ventana" (PDF) . Guía para científicos e ingenieros sobre procesamiento de señales digitales (2.ª ed.). San Diego, California: California Technical Pub. ISBN 978-0-9660176-4-9.
25. Van Ess, Dave. "Señales a partir del ruido: cálculo de las relaciones señal-ruido delta-sigma" (PDF) . Archivado (PDF) desde el original el 2023-08-06 . Consultado el 2023-08-22 .
26. Reiss, Joshua D. (2008). "COMPRENDIENDO LA MODULACIÓN SIGMA-DELTA: Problemas resueltos y no resueltos" (PDF) . J. Audio Eng. Soc., Vol. 56, No. 1/2, enero/febrero de 2008. Archivado (PDF) desde el original el 2023-09-01 . Consultado el 2023-09-01 .
27. Brown, Ryan; Singh, Sameer (2016). "Informe de aplicación: sobremuestreo general de conversores analógicos a digitales MSP para una mayor resolución" (PDF) . Texas Instruments . Archivado (PDF) desde el original el 2022-09-01 . Consultado el 2023-09-01 .
28. "Actividad: Modulador Delta-Sigma [Wiki de Analog Devices]". Analog Devices . 2021-01-09. Archivado desde el original el 2023-04-01 . Consultado el 2023-07-01 .
29. Ellsworth, Jeri (5 de noviembre de 2012). "One Bit ADC - Short Circuits". YouTube . Consultado el 29 de junio de 2023 .
30. "Sintetizador Fraccionario-N de 15-25 MHZ".
31. "発見と発明のデジタル博物館卓越研究データベース・電気・情報通信関連・研究情報(登録番号671)". Archivado desde el original el 8 de abril de 2022.
32. Sheingold, Dan (1990). "Notas del editor: ¿Σ-∆ o ∆-Σ?" (PDF) . Analog Devices . Archivado (PDF) desde el original el 29 de junio de 2023 . Consultado el 28 de junio de 2023 .
33. Kikkert, CJ; Miller, DJ (1 de abril de 1975). "Modulación Delta Sigma asincrónica". Actas de la IREE Australia . 36 (4): 83–88.
34. Stork, Milán (2015). "Modulador sigma-delta asincrónico y demodulador rápido". 2015 25th International Conference Radioelektronika (RADIOELEKTRONIKA) . pp. 180–183. doi :10.1109/RADIOELEK.2015.7129003. ISBN 978-1-4799-8117-5.
35. Wei, Chen (2014). "Moduladores sigma delta asincrónicos para conversión de datos - Tesis doctoral" (PDF) . Imperial College of London . p. 88. Archivado (PDF) desde el original el 2020-07-10 . Consultado el 2024-03-16 .

Lectura adicional

• Walt Kester (octubre de 2008). "ADC Architectures III: Sigma-Delta ADC Basics" (PDF) . Analog Devices . Consultado el 2 de noviembre de 2010 .
• R. Jacob Baker (2009). Diseño de circuitos de señal mixta CMOS (2.ª ed.). Wiley-IEEE. ISBN 978-0-470-29026-2.
• R. Schreier; G. Temes (2005). Comprensión de los convertidores de datos Delta-Sigma . Wiley. ISBN 978-0-471-46585-0.
• S. Norsworthy; R. Schreier; G. Temes (1997). Convertidores de datos Delta-Sigma . Wiley. ISBN 978-0-7803-1045-2.
• J. Candy; G. Temes (1992). Convertidores de datos delta-sigma de sobremuestreo . ISBN 978-0-87942-285-1.
• Chen, Wei (2013). Moduladores sigma delta asincrónicos para conversión de datos (PDF) (tesis doctoral). Imperial College London . doi :10.25560/23651 . Consultado el 19 de enero de 2024 .

Enlaces externos

• Convertidores A/D y D/A de 1 bit Archivado el 25 de febrero de 2021 en Wayback Machine
• Las técnicas sigma-delta amplían la resolución del DAC Artículo de Tim Wescott 23 de junio de 2004
• Tutorial sobre el diseño de moduladores delta-sigma: Parte I y Parte II por Mingliang (Michael) Liu
• Publicaciones de Gabor Temes
• Introducción a la modulación sigma-delta, parte II Contiene diagramas de bloques, código y explicaciones sencillas
• Ejemplo de modelo y scripts de Simulink para ADC sigma-delta de tiempo continuo Contiene código de Matlab de ejemplo y modelo de Simulink
• Proyectos de conversión delta-sigma de Bruce Wooley
• Introducción a los convertidores Delta Sigma (que cubre tanto los ADC como los DAC sigma-delta)
• Desmitificando los conversores analógico-digitales sigma-delta. Este artículo detallado cubre la teoría detrás de un conversor analógico-digital delta-sigma.
• Conversión D/A Delta Sigma de un bit Parte I: artículo teórico de Randy Yates presentado en la conferencia comp.dsp de 2004
• Estructura MASH (Multi-stAge noise SHaping) con teoría y una implementación a nivel de bloque de un MASH
• Las arquitecturas de circuitos de filtros de modelado de ruido con conversor analógico-digital sigma-delta de tiempo continuo analizan las ventajas y desventajas arquitectónicas de los filtros de modelado de ruido con conversor analógico-digital sigma-delta de tiempo continuo
• Convertidores delta sigma: modulación: motivación intuitiva de por qué funciona un modulador delta sigma
• Acelerómetro digital con control de retroalimentación mediante modulación sigma-delta
• Tutorial del convertidor analógico-digital Sigma-Delta de Analog Devices (interactivo)