En instrumentación electrónica y procesamiento de señales , un convertidor de tiempo a digital ( TDC ) es un dispositivo para reconocer eventos y proporcionar una representación digital del momento en que ocurrieron. Por ejemplo, un TDC podría generar la hora de llegada de cada pulso entrante. Algunas aplicaciones desean medir el intervalo de tiempo entre dos eventos en lugar de alguna noción de tiempo absoluto.
En electrónica, los convertidores de tiempo a digital (TDC) o digitalizadores de tiempo son dispositivos que se utilizan comúnmente para medir un intervalo de tiempo y convertirlo en salida digital (binaria). En algunos casos [1], los TDC de interpolación también se denominan contadores de tiempo (TC).
Los TDC se utilizan para determinar el intervalo de tiempo entre dos pulsos de señal (conocido como pulso de inicio y parada). La medición se inicia y se detiene cuando el flanco ascendente o descendente de un pulso de señal cruza un umbral establecido. Este patrón se observa en muchos experimentos físicos, como mediciones del tiempo de vuelo y de la vida útil en física atómica y de alta energía , experimentos que involucran alcance láser e investigación electrónica que involucra pruebas de circuitos integrados y transferencia de datos a alta velocidad. [1]
Los TDC se utilizan para marcar el tiempo de eventos y medir las diferencias de tiempo entre eventos, especialmente cuando se requiere precisión de picosegundos y alta exactitud, como la medición de eventos en experimentos de física de alta energía , donde se detectan partículas (por ejemplo, electrones, fotones e iones).
Otra aplicación es la medición del flujo de agua, rentable y no mecánica, midiendo la diferencia de tiempo entre los pulsos de ultrasonido que viajan a través del flujo y llegan en diferentes momentos dependiendo de la velocidad y dirección del flujo. [2] [3]
En un bucle de bloqueo de fase totalmente digital (ADPLL), un TDC mide el cambio de fase y su resultado se utiliza para ajustar el oscilador controlado digital (DCO). [4]
Si la resolución de tiempo requerida no es alta, se pueden utilizar contadores para realizar la conversión.
En su implementación más simple, un TDC es simplemente un contador de alta frecuencia que incrementa cada ciclo de reloj. El contenido actual del contador representa la hora actual. Cuando ocurre un evento, el valor del contador se captura en un registro de salida.
En ese enfoque, la medición es un número entero de ciclos de reloj, por lo que la medición se cuantifica en un período de reloj. Para obtener una resolución más fina, se necesita un reloj más rápido. La precisión de la medición depende de la estabilidad de la frecuencia del reloj.
Normalmente, un TDC utiliza una frecuencia de referencia de oscilador de cristal para una buena estabilidad a largo plazo. Los osciladores de cristal de alta estabilidad suelen ser de frecuencia relativamente baja, como 10 MHz (o resolución de 100 ns). [5] Para obtener una mejor resolución, se puede utilizar un multiplicador de frecuencia de bucle bloqueado en fase para generar un reloj más rápido. Por ejemplo, se podría multiplicar el oscilador de referencia de cristal por 100 para obtener una velocidad de reloj de 1 GHz (resolución de 1 ns).
Las altas velocidades de reloj imponen restricciones de diseño adicionales al contador: si el período de reloj es corto, es difícil actualizar el conteo. Los contadores binarios, por ejemplo, necesitan una arquitectura de acarreo rápido porque esencialmente suman uno al valor del contador anterior. Una solución es utilizar una arquitectura de mostrador híbrida. Un contador Johnson , por ejemplo, es un contador rápido no binario. Se puede utilizar para contar muy rápidamente el recuento de pedidos bajos; Se puede utilizar un contador binario más convencional para acumular el recuento de pedidos superiores. El contador rápido a veces se denomina preescalador .
La velocidad de los contadores fabricados en tecnología CMOS está limitada por la capacitancia entre la puerta y el canal y por la resistencia del canal y las trazas de la señal. El producto de ambos es la frecuencia de corte. La moderna tecnología de chips permite insertar en el chip varias capas de metal y, por tanto, bobinas con un gran número de devanados. Esto permite a los diseñadores ajustar el dispositivo a una frecuencia específica , que puede estar por encima de la frecuencia de corte del transistor original. [ cita necesaria ]
Una variante puntiaguda del contador Johnson es el contador de ondas viajeras que también logra una resolución de subciclo. Otros métodos para lograr una resolución de subciclo incluyen convertidores analógicos a digitales y contadores Vernier Johnson . [ cita necesaria ]
En la mayoría de las situaciones, el usuario no desea simplemente capturar un momento arbitrario en el que ocurre un evento, sino que desea medir un intervalo de tiempo, el tiempo entre un evento de inicio y un evento de detención.
Esto se puede hacer midiendo un tiempo arbitrario de los eventos de inicio y parada y restando. La medición puede tener un error de dos puntos.
La resta se puede evitar si el contador se mantiene en cero hasta el evento de inicio, cuenta durante el intervalo y luego deja de contar después del evento de parada.
Los contadores gruesos se basan en un reloj de referencia con señales generadas a una frecuencia estable . [1] Cuando se detecta la señal de inicio, el contador comienza a contar las señales del reloj y termina el conteo después de que se detecta la señal de parada. El intervalo de tiempo entre el inicio y la parada es entonces
con , el número de cuentas y , el período del reloj de referencia .
Dado que las señales de inicio, parada y reloj son asíncronas, existe una distribución de probabilidad uniforme de los tiempos de las señales de inicio y parada entre dos pulsos de reloj posteriores. Esta desafinación de la señal de inicio y parada de los pulsos de reloj se llama error de cuantificación .
Para una serie de mediciones en el mismo intervalo de tiempo constante y asíncrono, se miden dos números diferentes de pulsos de reloj contados y (ver imagen). Estos ocurren con probabilidades
con la parte fraccionaria de . El valor del intervalo de tiempo se obtiene entonces mediante
Medir un intervalo de tiempo utilizando un contador aproximado con el método de promediado descrito anteriormente requiere relativamente tiempo debido a las muchas repeticiones que se necesitan para determinar las probabilidades y . En comparación con los otros métodos descritos más adelante, un contador basto tiene una resolución muy limitada (1 ns en el caso de un reloj de referencia de 1 GHz ), pero satisface su rango de medición teóricamente ilimitado.
A diferencia del contador grueso del apartado anterior, aquí se presentan métodos de medición finos con mucha mayor precisión pero con un rango de medición mucho menor. [1] Se están examinando métodos analógicos como la ampliación del intervalo de tiempo o la doble conversión, así como métodos digitales como las líneas de retardo roscadas y el método Vernier. Aunque los métodos analógicos aún obtienen mejores precisiones, a menudo se prefiere la medición de intervalos de tiempo digitales debido a su flexibilidad en la tecnología de circuitos integrados y su robustez frente a perturbaciones externas como los cambios de temperatura.
La precisión de la implementación del contador está limitada por la frecuencia del reloj. Si el tiempo se mide mediante cuentas enteras, entonces la resolución se limita al período del reloj. Por ejemplo, un reloj de 10 MHz tiene una resolución de 100 ns. Para obtener una resolución más fina que un período de reloj, existen circuitos de interpolación de tiempo. [6] Estos circuitos miden la fracción de un período de reloj: es decir, el tiempo entre un evento de reloj y el evento que se está midiendo. Los circuitos de interpolación suelen requerir una cantidad importante de tiempo para realizar su función; en consecuencia, el TDC necesita un intervalo de silencio antes de la siguiente medición.
Cuando no es posible contar porque la velocidad del reloj sería demasiado alta, se pueden utilizar métodos analógicos. Los métodos analógicos se utilizan a menudo para medir intervalos que están entre 10 y 200 ns. [7] Estos métodos suelen utilizar un condensador que se carga durante el intervalo que se mide. [8] [9] [10] [11] Inicialmente, el condensador se descarga a cero voltios. Cuando ocurre el evento de arranque, el capacitor se carga con una corriente constante I 1 ; la corriente constante hace que el voltaje v en el capacitor aumente linealmente con el tiempo. El aumento de voltaje se llama rampa rápida. Cuando ocurre el evento de parada, la corriente de carga se detiene. El voltaje en el capacitor v es directamente proporcional al intervalo de tiempo T y se puede medir con un convertidor analógico a digital (ADC). La resolución de un sistema de este tipo está en el rango de 1 a 10 ps. [12]
Aunque se puede utilizar un ADC independiente, el paso del ADC suele estar integrado en el interpolador. Se utiliza una segunda corriente constante I 2 para descargar el condensador a una velocidad constante pero mucho más lenta (la rampa lenta). La rampa lenta podría ser 1/1000 de la rampa rápida. Esta descarga efectivamente "estira" el intervalo de tiempo; [13] El condensador tardará 1000 veces más en descargarse a cero voltios. El intervalo alargado se puede medir con un contador. La medición es similar a la de un convertidor analógico de doble pendiente .
La conversión de doble pendiente puede llevar mucho tiempo: aproximadamente mil tics de reloj en el esquema descrito anteriormente. Esto limita la frecuencia con la que se puede realizar una medición (tiempo muerto). Una resolución de 1 ps con un reloj de 100 MHz (10 ns) requiere una relación de estiramiento de 10.000 e implica un tiempo de conversión de 150 μs. [13] Para disminuir el tiempo de conversión, el circuito interpolador se puede utilizar dos veces en una técnica de interpolador residual . [13] La rampa rápida se utiliza inicialmente como arriba para determinar el tiempo. La rampa lenta es sólo de 1/100. La rampa lenta cruzará cero en algún momento durante el período del reloj. Cuando la rampa cruza cero, la rampa rápida se activa nuevamente para medir el tiempo de cruce ( t residual ). En consecuencia, el tiempo se puede determinar con una precisión de 1 parte entre 10.000.
Los interpoladores se utilizan a menudo con un reloj de sistema estable. El evento de inicio es asíncrono, pero el evento de parada es un reloj siguiente. [9] [11] Por conveniencia, imagine que la rampa rápida aumenta exactamente 1 voltio durante un período de reloj de 100 ns. Supongamos que el evento de inicio ocurre a 67,3 ns después de un pulso de reloj; el integrador de rampa rápida se activa y comienza a subir. El evento de inicio asincrónico también se enruta a través de un sincronizador que toma al menos dos pulsos de reloj. En el siguiente pulso de reloj, la rampa ha aumentado a 0,327 V. En el segundo pulso de reloj, la rampa ha aumentado a 1,327 V y el sincronizador informa que se ha visto el evento de inicio. La rampa rápida se detiene y se inicia la rampa lenta. La salida del sincronizador se puede utilizar para capturar la hora del sistema desde un contador. Después de 1327 relojes, la rampa lenta regresa a su punto inicial y el interpolador sabe que el evento ocurrió 132,7 ns antes de que informara el sincronizador.
En realidad, el interpolador es más complicado porque hay problemas con el sincronizador y la conmutación de corriente no es instantánea. [14] Además, el interpolador debe calibrar la altura de la rampa a un período de reloj. [15]
El método vernier es más complicado. [16] El método implica un oscilador activable [17] y un circuito de coincidencia. En el evento, se almacena el conteo entero del reloj y se inicia el oscilador. El oscilador disparado tiene una frecuencia ligeramente diferente a la del oscilador de reloj. A modo de ejemplo, supongamos que el oscilador activado tiene un período 1 ns más rápido que el reloj. Si el evento ocurrió 67 ns después del último reloj, entonces la transición del oscilador activada se deslizará −1 ns después de cada pulso de reloj posterior. El oscilador activado estará a 66 ns después del siguiente reloj, a 65 ns después del segundo reloj, y así sucesivamente. Un detector de coincidencia busca cuándo el oscilador activado y el reloj realizan la transición al mismo tiempo, y eso indica la fracción de tiempo que se debe sumar.
El diseño del interpolador es más complicado. El reloj activable debe calibrarse según el reloj. También debe arrancar de forma rápida y limpia.
El método Vernier es una versión digital del método de estiramiento del tiempo. Dos osciladores ligeramente desafinados (con frecuencias y ) inician sus señales con la llegada de la señal de inicio y de parada. Tan pronto como los flancos anteriores de las señales del oscilador coinciden, la medición finaliza y el número de períodos de los osciladores ( y respectivamente) conducen al intervalo de tiempo original :
Dado que los osciladores altamente confiables con frecuencia estable y precisa siguen siendo todo un desafío, también se puede realizar el método vernier a través de dos líneas de retardo derivadas usando dos tiempos de retardo de celda ligeramente diferentes . Esta configuración se denomina línea de retardo diferencial o línea de retardo vernier . [18]
En el ejemplo presentado aquí, la primera línea de retardo afiliada a la señal de inicio contiene celdas de D-flip-flops con retardo que inicialmente están configuradas como transparentes. Durante la transición de la señal de inicio a través de una de esas celdas, la señal se retrasa y el estado del flip-flop se muestra como transparente. La segunda línea de retardo que pertenece a la señal de parada está compuesta por una serie de buffers no inversores con retardo . Al propagarse a través de su canal, la señal de parada bloquea los flip-flops de la línea de retardo de la señal de inicio. Tan pronto como la señal de parada pasa por la señal de inicio, esta última se detiene y todos los flip-flops sobrantes se muestrean opacos. De manera análoga al caso anterior de los osciladores, el intervalo de tiempo deseado es entonces
con n el número de celdas marcadas como transparentes.
En general, un TDC basado en una línea de retardo digital , [19] también conocido como línea de retardo con derivación , contiene una cadena de celdas (por ejemplo, usando pestillos D en la figura) con tiempos de retardo bien definidos . La señal de inicio se propaga a través de esta cadena y es retrasada sucesivamente por cada celda. El número de celdas por las que se propagó la señal de inicio cuando ocurre la señal de parada será el intervalo de tiempo ( redondeado ) entre la señal de inicio y la señal de parada dividido por .
Los contadores pueden medir intervalos largos pero tienen una resolución limitada. Los interpoladores tienen alta resolución pero no pueden medir intervalos largos. Un enfoque híbrido puede lograr intervalos largos y alta resolución. [1] El intervalo largo se puede medir con un contador. La información del contador se complementa con dos interpoladores de tiempo: un interpolador mide el intervalo (corto) entre el evento de inicio y un evento de reloj siguiente, y el segundo interpolador mide el intervalo entre el evento de parada y un evento de reloj siguiente. La idea básica tiene algunas complicaciones: los eventos de inicio y parada son asincrónicos, y uno o ambos pueden ocurrir cerca de un pulso de reloj. El contador y los interpoladores deben ponerse de acuerdo para hacer coincidir los eventos del reloj de inicio y fin. Para lograr ese objetivo, se utilizan sincronizadores.
El enfoque híbrido común es el método Nutt . [20] En este ejemplo, el circuito de medición fina mide el tiempo entre el pulso de inicio y parada y el segundo pulso de reloj más cercano respectivo del contador grueso ( T inicio , T parada ), detectado por el sincronizador (ver figura). Por tanto, el intervalo de tiempo deseado es
siendo n el número de pulsos de reloj del contador y T 0 el período del contador aproximado.
La medición del tiempo ha desempeñado un papel crucial en la comprensión de la naturaleza desde los primeros tiempos. Empezando por los relojes impulsados por el sol, la arena o el agua , hoy podemos utilizar relojes basados en los resonadores de cesio más precisos .
El primer predecesor directo de un TDC fue inventado en el año 1942 por Bruno Rossi para medir la vida útil de los muones . [21] Fue diseñado como un convertidor de tiempo a amplitud , cargando constantemente un capacitor durante el intervalo de tiempo medido. El voltaje correspondiente es directamente proporcional al intervalo de tiempo bajo examen.
Si bien los conceptos básicos (como los métodos de Vernier ( Pierre Vernier 1584-1638) y la extensión del tiempo) de dividir el tiempo en intervalos mensurables todavía están actualizados, la implementación cambió mucho durante los últimos 50 años. Comenzando con los tubos de vacío y los transformadores con núcleo de ferrita, esas ideas se implementan hoy en día en el diseño complementario de semiconductores de óxido metálico ( CMOS ). [22]
Incluso con respecto a los finos métodos de medición presentados, todavía hay errores que uno quizás desearía eliminar o al menos considerar. Las no linealidades de la conversión de tiempo a digital, por ejemplo, pueden identificarse tomando un gran número de mediciones de una fuente distribuida poissoniana (prueba de densidad de código estadístico). [23] Pequeñas desviaciones de la distribución uniforme revelan no linealidades. Inconvenientemente, el método de densidad de código estadístico es bastante sensible a los cambios de temperatura externos. Por lo tanto , se recomiendan circuitos de retardo estabilizador o de bucle de bloqueo de fase (DLL o PLL).
De manera similar, se pueden eliminar los errores de compensación (lecturas distintas de cero en T = 0).
Durante largos intervalos de tiempo, el error debido a inestabilidades en el reloj de referencia ( jitter ) juega un papel importante. Por tanto, se necesitan relojes de calidad superior para dichos TDC.
Además, las fuentes de ruido externas pueden eliminarse en el posprocesamiento mediante métodos de estimación robustos . [24]
Actualmente, los TDC se construyen como dispositivos de medición independientes en experimentos físicos o como componentes de sistemas como tarjetas PCI. Pueden estar formados por circuitos discretos o integrados.
El diseño del circuito cambia con el propósito del TDC, que puede ser una muy buena solución para TDC de un solo disparo con tiempos muertos prolongados o algún compromiso entre el tiempo muerto y la resolución para TDC de múltiples disparos.
El conversor de tiempo a digital mide el tiempo entre un evento de inicio y un evento de parada. También existe un conversor de digital a tiempo o generador de retardo . El generador de retraso convierte un número en un retraso de tiempo. Cuando el generador de retardo recibe un impulso de inicio en su entrada, emite un impulso de parada después del retardo especificado. Las arquitecturas para TDC y generadores de retardo son similares. Ambos utilizan contadores para retrasos prolongados y estables. Ambos deben considerar el problema de los errores de cuantificación del reloj.
Por ejemplo, el Tektronix 7D11 Digital Delay utiliza una arquitectura de contador. [25] Se puede configurar un retardo digital de 100 ns a 1 s en incrementos de 100 ns. Un circuito analógico proporciona un retardo fino adicional de 0 a 100 ns. Un reloj de referencia de 5 MHz impulsa un bucle bloqueado en fase para producir un reloj estable de 500 MHz. Es este reloj rápido el que es activado por el evento de inicio (con un fino retraso) y determina el error de cuantificación principal. El reloj rápido se divide hasta 10 MHz y se envía al contador principal. [26] El error de cuantificación del instrumento depende principalmente del reloj de 500 MHz (pasos de 2 ns), pero también entran otros errores; Se especifica que el instrumento tiene 2,2 ns de fluctuación . El tiempo de reciclaje es de 575 ns.
Así como un TDC puede utilizar la interpolación para obtener una resolución inferior a un período de reloj, un generador de retardo puede utilizar técnicas similares. El sintetizador de tiempo de alta resolución Hewlett-Packard 5359A proporciona retrasos de 0 a 160 ms, tiene una precisión de 1 ns y logra una fluctuación típica de 100 ps. [27] El diseño utiliza un oscilador activado y bloqueado en fase que funciona a 200 MHz. La interpolación se realiza con una rampa, un convertidor digital-analógico de 8 bits y un comparador. La resolución es de unos 45 ps.
Cuando se recibe el pulso de inicio, se realiza una cuenta regresiva y se emite un pulso de parada. Para una fluctuación baja, el contador síncrono tiene que enviar una bandera de cero desde el bit más significativo hasta el bit menos significativo y luego combinarlo con la salida del contador Johnson.
Se podría usar un convertidor digital a analógico (DAC) para lograr una resolución de subciclo, pero es más fácil usar contadores Vernier Johnson o contadores Johnson de onda viajera.
El generador de retardo se puede utilizar para modulación de ancho de pulso , por ejemplo, para hacer que un MOSFET cargue una celda Pockels en 8 ns con una carga específica.
La salida de un generador de retardo puede activar un convertidor digital a analógico y, por lo tanto, se pueden generar pulsos de altura variable. Esto permite igualar los niveles bajos que necesita la electrónica analógica, niveles más altos para ECL e incluso niveles más altos para TTL . Si se activa una serie de DAC en secuencia, se pueden generar formas de pulso variables para tener en cuenta cualquier función de transferencia.
Por ejemplo, multiplicar la frecuencia de la base de tiempo a 100 MHz hace posible una resolución de 10 ns, e incluso se han construido contadores de 1 ns utilizando una base de tiempo de 1 GHz. Sin embargo, una forma más común de aumentar la resolución es detectar partes de un ciclo de base de tiempo mediante interpolación y no estar limitado por el número de ciclos completos. La interpolación ha hecho que las TIC de 1 ns sean comunes, e incluso están disponibles TIC de 20 picosegundos., entrada para contador de intervalo de tiempo .
