El soporte para estructuras de datos del procesador permitía implementar los sistemas operativos modernos usando mucho menos código de programa que otros CPUs ordinarios, el 432 haría, internamente en hardware, mucho del trabajo.
Estos chips permitieron sistemas multiprocesadores con hasta 63 nodos casi sin circuitos auxiliares (glueless).
Además el BIU fue diseñado para soportar sistemas tolerantes a fallas, y al hacerlo así, agregó una considerable sobrecarga al bus, con hasta 40% del tiempo de éste en estados de espera (wait states).
Para hacer las cosas peor, el compilador pasaba los datos, a, y desde los procedimientos, por valor en vez de por referencia, requiriendo en muchos casos enormes y lentas copias de memoria a memoria.
Un nuevo arquitecto, Glenford Myers, fue traído para producir una arquitectura enteramente nueva y para implementar el núcleo del procesador que sería construido en un proyecto en conjunto de Intel y Siemens (posteriormente BiiN), resultando en los procesadores de la serie i960.
El iAPX 432 tenía soporte en hardware y microcódigo para la programación orientada a objetos.
Los programas no podían hacer referencias a datos o instrucciones por medio de direcciones.
El microcódigo del iAPX 432 implementaba la multitarea usando objetos en memoria para representar el procesador, procesos, puertos de comunicación, y puertos de despacho.
Un puerto de comunicación era esencialmente un FIFO que podía poner en cola los mensajes que esperaban para ser recibidos por un proceso, o procesos esperando recibir un mensaje (pero nunca ambos).
Si no había ningún mensaje en cola en un puerto de comunicación, una instrucción Receive normal en ese puerto bloquearía el proceso actual hasta que un mensaje estaba disponible.
Con hardware convenientemente diseñado, los procesadores se podían agregar o extraer de un sistema en marcha.
Todos los chips 432 se podían configurar en pares para el Chequeo de Redundancia Funcional (Functional Redundancy Checking, FRC), en la cual un componente, el amo (master), funcionado normalmente, y un segundo, el chequeador (checker), realizaron las mismas operaciones internas en paralelo y verificaron sus resultados contra los del amo (master).
En una configuración QMR, en un momento dado, un módulo de FRC era un primario y el otro era una sombra.
Los dos módulos funcionaban en lockstep, pero los papeles se alternan para detectar fallas latentes.
El 43203, Procesador de Interface (Interface Processor, IP), permitía que un microprocesador más convencional fuera interconectado como Procesador Unido (Attached Processor, AP) a un sistema iAPX 432.
El IP permitía al AP acceder objetos en la memoria del iAPX 432 por medio del uso de ventanas mapeadas en memoria, pero reforzaría los derechos de acceso aplicables a los objetos.