Circuito integrado de aplicación específica

Este tipo de ASIC frecuentemente es llamado sistema en chip, o SoC, por sus siglas en inglés.El diseño a la medida se realizaba al variar la máscara de interconexión metálica.Las versiones posteriores fueron más generalizadas, con moldes base configurados tanto por las capas metálicas como polisilicónicas.Cada fabricante de ASIC creaba bloques funcionales con características eléctricas conocidas, tales como los tiempos de propagación, capacitancias e inductancias, que podían ser representadas en las herramientas desarrolladas por terceros.Estos pasos, llevados a cabo con el nivel de habilidad común en la industria, casi siempre producen un dispositivo final que implementa correctamente el diseño original, a menos que se introduzcan fallas al nivel físico de fabricación.El proceso de diseño físico luego define la interconexión del dispositivo final.También es importante para el diseñador que con este método se pueden conseguir retardos de propagación mínimos, comparado con las soluciones basadas en FPGA disponibles en el mercado.Estos problemas frecuentemente son resultado del software utilizado para desarrollar las interconexiones.Hoy, las Matrices de puertas están evolucionando en ASIC estructurados, que consisten en un gran núcleo IP (Intellectual Property), como un procesador, una unidad DSP, periféricos, memorias y bloques lógicos reconfigurables.Este cambio se debe principalmente a que los ASIC son capaces de integrar estos grandes bloques de sistemas funcionales, y los "sistemas en un chip" (SoC) requieren más que sólo bloques lógicos.Sin embargo, para diseños puramente digitales, las librerías de "celdas estándares", junto con los sistemas CAD modernos, pueden ofrecer ventajas considerables en términos de costos y desempeño junto a un bajo riesgo.El diseño estructurado de ASIC es una expresión ambigua, con diferentes significados dependiendo del contexto.Debido a que sólo un número pequeño de las capas del chip deben ser producidas a la medida, los "ASIC estructurados" tienen costos fijos menores que los chip basados en celdas estándares o hechos totalmente a la medida, los que requieren producir un conjunto completo de máscaras para cada diseño.Aunque no tienen un costo adicional, se entregan bajo un acuerdo de confidencialidad y serán considerados como propiedad intelectual del fabricante.Usualmente su diseño físico estará predefinido, por lo cual se denominan "macros duros".Pueden suministrarse como una descripción HDL (a menudo denominadas "macros blandos"), o como un diseño totalmente ruteado que puede ser impreso directamente en la máscara del ASIC.Ver el artículo dedicado a las FPGA Algunos fabricantes ofrecen obleas multiproyecto, MPW por sus siglas en inglés, como un método para obtener prototipos de bajo costo.