En instrumentación electrónica y procesamiento de señales , un convertidor de tiempo a digital ( TDC ) es un dispositivo que reconoce eventos y proporciona una representación digital del momento en que ocurrieron. Por ejemplo, un TDC puede generar la hora de llegada de cada pulso entrante. Algunas aplicaciones desean medir el intervalo de tiempo entre dos eventos en lugar de una noción de tiempo absoluto.
En electrónica, los convertidores de tiempo a digital (TDC) o digitalizadores de tiempo son dispositivos que se utilizan habitualmente para medir un intervalo de tiempo y convertirlo en una salida digital (binaria). En algunos casos [1], los TDC interpoladores también se denominan contadores de tiempo (TC).
Los TDC se utilizan para determinar el intervalo de tiempo entre dos pulsos de señal (conocidos como pulso de inicio y de fin). La medición se inicia y se detiene cuando el borde ascendente o descendente de un pulso de señal cruza un umbral establecido. Este patrón se observa en muchos experimentos físicos, como las mediciones de tiempo de vuelo y duración en física atómica y de alta energía , experimentos que involucran medición de distancias por láser e investigación electrónica que involucra la prueba de circuitos integrados y transferencia de datos a alta velocidad. [1]
Los TDC se utilizan para marcar el tiempo de los eventos y medir las diferencias de tiempo entre eventos, especialmente cuando se requiere precisión de picosegundos y alta exactitud, como en la medición de eventos en experimentos de física de alta energía , donde se detectan partículas (por ejemplo, electrones, fotones e iones).
Otra aplicación es la medición rentable y no mecánica del caudal de agua midiendo la diferencia de tiempo entre los pulsos ultrasónicos que viajan a través del flujo y llegan en diferentes momentos dependiendo de la velocidad y dirección del flujo. [2] [3]
En un bucle de enganche de fase totalmente digital (ADPLL), un TDC mide el cambio de fase y su resultado se utiliza para ajustar el oscilador controlado digitalmente (DCO). [4]
Si la resolución de tiempo requerida no es alta, se pueden utilizar contadores para realizar la conversión.
En su implementación más simple, un TDC es simplemente un contador de alta frecuencia que se incrementa en cada ciclo de reloj. El contenido actual del contador representa la hora actual. Cuando ocurre un evento, el valor del contador se captura en un registro de salida.
En ese enfoque, la medición es un número entero de ciclos de reloj, por lo que la medición se cuantifica en un período de reloj. Para obtener una resolución más precisa, se necesita un reloj más rápido. La precisión de la medición depende de la estabilidad de la frecuencia del reloj.
Por lo general, un TDC utiliza una frecuencia de referencia de oscilador de cristal para lograr una buena estabilidad a largo plazo. Los osciladores de cristal de alta estabilidad suelen tener una frecuencia relativamente baja, como 10 MHz (o una resolución de 100 ns). [5] Para obtener una mejor resolución, se puede utilizar un multiplicador de frecuencia de bucle de enganche de fase para generar un reloj más rápido. Por ejemplo, se podría multiplicar el oscilador de referencia de cristal por 100 para obtener una frecuencia de reloj de 1 GHz (resolución de 1 ns).
Las altas frecuencias de reloj imponen restricciones de diseño adicionales en el contador: si el período de reloj es corto, es difícil actualizar el conteo. Los contadores binarios, por ejemplo, necesitan una arquitectura de acarreo rápido porque esencialmente suman uno al valor del contador anterior. Una solución es usar una arquitectura de contador híbrido. Un contador Johnson , por ejemplo, es un contador no binario rápido. Se puede usar para contar muy rápidamente el conteo de orden bajo; se puede usar un contador binario más convencional para acumular el conteo de orden alto. El contador rápido a veces se llama prescaler .
La velocidad de los contadores fabricados con tecnología CMOS está limitada por la capacitancia entre la compuerta y el canal y por la resistencia del canal y las trazas de señal. El producto de ambos es la frecuencia de corte. La tecnología de chips moderna permite insertar en el chip múltiples capas de metal y, por lo tanto, bobinas con una gran cantidad de bobinados. Esto permite a los diseñadores ajustar el dispositivo a una frecuencia específica , que puede estar por encima de la frecuencia de corte del transistor original. [ cita requerida ]
Una variante con pico del contador Johnson es el contador de ondas viajeras , que también logra una resolución de subciclo. Otros métodos para lograr una resolución de subciclo incluyen los convertidores analógico-digitales y los contadores Johnson de Vernier . [ cita requerida ]
En la mayoría de las situaciones, el usuario no desea simplemente capturar un momento arbitrario en el que ocurre un evento, sino que desea medir un intervalo de tiempo, el tiempo entre un evento de inicio y un evento de finalización.
Esto se puede hacer midiendo un tiempo arbitrario de los eventos de inicio y de fin y restándolo. La medición puede tener un error de dos puntos.
La resta se puede evitar si el contador se mantiene en cero hasta el evento de inicio, cuenta durante el intervalo y luego deja de contar después del evento de detención.
Los contadores gruesos se basan en un reloj de referencia con señales generadas a una frecuencia estable . [1] Cuando se detecta la señal de inicio, el contador comienza a contar las señales del reloj y termina el conteo después de detectar la señal de parada. El intervalo de tiempo entre el inicio y la parada es entonces
con , el número de cuentas y , el período del reloj de referencia .
Dado que las señales de inicio, detención y reloj son asincrónicas, existe una distribución de probabilidad uniforme de los tiempos de las señales de inicio y detención entre dos pulsos de reloj sucesivos. Esta desadaptación de las señales de inicio y detención con respecto a los pulsos de reloj se denomina error de cuantificación .
Para una serie de mediciones en el mismo intervalo de tiempo constante y asincrónico, se miden dos cantidades diferentes de pulsos de reloj contados y (ver imagen). Esto ocurre con probabilidades
con la parte fraccionaria de . El valor del intervalo de tiempo se obtiene entonces mediante
La medición de un intervalo de tiempo mediante un contador grueso con el método de promediado descrito anteriormente requiere relativamente mucho tiempo debido a las numerosas repeticiones que se necesitan para determinar las probabilidades y . En comparación con los otros métodos descritos más adelante, un contador grueso tiene una resolución muy limitada (1 ns en el caso de un reloj de referencia de 1 GHz ), pero satisface su rango de medición teóricamente ilimitado.
A diferencia del contador grueso de la sección anterior, aquí se presentan métodos de medición fina con mucha mejor precisión pero con un rango de medición mucho más pequeño. [1] Se están examinando métodos analógicos como el estiramiento del intervalo de tiempo o la doble conversión, así como métodos digitales como las líneas de retardo con tomas y el método Vernier. Aunque los métodos analógicos aún obtienen mejores precisiones, la medición digital del intervalo de tiempo a menudo se prefiere debido a su flexibilidad en la tecnología de circuitos integrados y su robustez frente a perturbaciones externas como los cambios de temperatura.
La precisión de la implementación del contador está limitada por la frecuencia del reloj. Si el tiempo se mide en conteos enteros, entonces la resolución está limitada al período del reloj. Por ejemplo, un reloj de 10 MHz tiene una resolución de 100 ns. Para obtener una resolución más fina que un período de reloj, existen circuitos de interpolación de tiempo. [6] Estos circuitos miden la fracción de un período de reloj: es decir, el tiempo entre un evento de reloj y el evento que se está midiendo. Los circuitos de interpolación a menudo requieren una cantidad significativa de tiempo para realizar su función; en consecuencia, el TDC necesita un intervalo tranquilo antes de la siguiente medición.
Cuando el conteo no es factible porque la frecuencia de reloj sería demasiado alta, se pueden utilizar métodos analógicos. Los métodos analógicos se utilizan a menudo para medir intervalos que están entre 10 y 200 ns. [7] Estos métodos a menudo utilizan un condensador que se carga durante el intervalo que se está midiendo. [8] [9] [10] [11] Inicialmente, el condensador se descarga a cero voltios. Cuando ocurre el evento de inicio, el condensador se carga con una corriente constante I 1 ; la corriente constante hace que el voltaje v en el condensador aumente linealmente con el tiempo. El voltaje ascendente se llama rampa rápida. Cuando ocurre el evento de parada, se detiene la corriente de carga. El voltaje en el condensador v es directamente proporcional al intervalo de tiempo T y se puede medir con un convertidor analógico a digital (ADC). La resolución de un sistema de este tipo está en el rango de 1 a 10 ps. [12]
Aunque se puede utilizar un ADC independiente, el paso del ADC suele estar integrado en el interpolador. Se utiliza una segunda corriente constante I2 para descargar el condensador a una velocidad constante pero mucho más lenta (la rampa lenta). La rampa lenta puede ser 1/1000 de la rampa rápida. Esta descarga "estira" efectivamente el intervalo de tiempo; [13] el condensador tardará 1000 veces más en descargarse a cero voltios. El intervalo estirado se puede medir con un contador. La medición es similar a la de un convertidor analógico de doble pendiente .
La conversión de doble pendiente puede llevar mucho tiempo: unos mil ticks de reloj en el esquema descrito anteriormente. Eso limita la frecuencia con la que se puede realizar una medición (tiempo muerto). La resolución de 1 ps con un reloj de 100 MHz (10 ns) requiere una relación de estiramiento de 10 000 e implica un tiempo de conversión de 150 μs. [13] Para disminuir el tiempo de conversión, el circuito interpolador se puede utilizar dos veces en una técnica de interpolación residual . [13] La rampa rápida se utiliza inicialmente como se indicó anteriormente para determinar el tiempo. La rampa lenta solo está en 1/100. La rampa lenta cruzará cero en algún momento durante el período de reloj. Cuando la rampa cruza cero, la rampa rápida se activa nuevamente para medir el tiempo de cruce ( t residual ). En consecuencia, el tiempo se puede determinar a 1 parte en 10 000.
Los interpoladores se utilizan a menudo con un reloj de sistema estable. El evento de inicio es asincrónico, pero el evento de detención es un reloj siguiente. [9] [11] Para mayor comodidad, imagine que la rampa rápida aumenta exactamente 1 voltio durante un período de reloj de 100 ns. Suponga que el evento de inicio ocurre a los 67,3 ns después de un pulso de reloj; el integrador de rampa rápida se activa y comienza a aumentar. El evento de inicio asincrónico también se enruta a través de un sincronizador que toma al menos dos pulsos de reloj. Para el siguiente pulso de reloj, la rampa ha aumentado a 0,327 V. Para el segundo pulso de reloj, la rampa ha aumentado a 1,327 V y el sincronizador informa que se ha visto el evento de inicio. La rampa rápida se detiene y comienza la rampa lenta. La salida del sincronizador se puede utilizar para capturar la hora del sistema de un contador. Después de 1327 relojes, la rampa lenta vuelve a su punto de inicio y el interpolador sabe que el evento ocurrió 132,7 ns antes de que el sincronizador informara.
En realidad, el interpolador es más complejo porque hay problemas de sincronización y la conmutación actual no es instantánea. [14] Además, el interpolador debe calibrar la altura de la rampa a un período de reloj. [15]
El método Vernier es más complejo. [16] El método implica un oscilador disparable [17] y un circuito de coincidencia. En el evento, se almacena el conteo de reloj entero y se inicia el oscilador. El oscilador disparado tiene una frecuencia ligeramente diferente a la del oscilador de reloj. Por el bien del argumento, digamos que el oscilador disparado tiene un período que es 1 ns más rápido que el reloj. Si el evento sucedió 67 ns después del último reloj, entonces la transición del oscilador disparado se deslizará por −1 ns después de cada pulso de reloj posterior. El oscilador disparado estará a 66 ns después del siguiente reloj, a 65 ns después del segundo reloj, y así sucesivamente. Un detector de coincidencia busca cuándo el oscilador disparado y el reloj hacen la transición al mismo tiempo, y eso indica la fracción de tiempo que debe agregarse.
El diseño del interpolador es más complejo. El reloj que se puede activar debe estar calibrado en función del tiempo. También debe iniciarse de forma rápida y limpia.
El método Vernier es una versión digital del método de estiramiento temporal. Dos osciladores ligeramente desafinados (con frecuencias y ) inician sus señales con la llegada de la señal de inicio y de fin. Tan pronto como los bordes delanteros de las señales del oscilador coinciden, la medición termina y el número de períodos de los osciladores ( y respectivamente) conduce al intervalo de tiempo original :
Dado que los osciladores altamente confiables con frecuencia estable y precisa aún son un gran desafío, también se implementa el método Vernier a través de dos líneas de retardo con tomas utilizando dos tiempos de retardo de celda ligeramente diferentes . Esta configuración se llama línea de retardo diferencial o línea de retardo Vernier . [18]
En el ejemplo presentado aquí, la primera línea de retardo afiliada a la señal de inicio contiene celdas de flip-flops D con retardo que inicialmente están configurados como transparentes. Durante la transición de la señal de inicio a través de una de esas celdas, la señal se retrasa y el estado del flip-flop se muestrea como transparente. La segunda línea de retardo que pertenece a la señal de parada está compuesta por una serie de buffers no inversores con retardo . Al propagarse a través de su canal, la señal de parada bloquea los flip-flops de la línea de retardo de la señal de inicio. Tan pronto como la señal de parada pasa por la señal de inicio, esta última se detiene y todos los flip-flops restantes se muestrean opacos. De manera análoga al caso anterior de los osciladores, el intervalo de tiempo deseado es entonces
con n el número de celdas marcadas como transparentes.
En general, una línea de retardo digital basada en TDC , [19] también conocida como línea de retardo con tomas , contiene una cadena de celdas (por ejemplo, utilizando D-latches en la figura) con tiempos de retardo bien definidos . La señal de inicio se propaga a través de esta cadena y se retrasa sucesivamente en cada celda. El número de celdas por las que se propagó la señal de inicio cuando se produce la señal de parada será el intervalo de tiempo ( redondeado ) entre la señal de inicio y la de parada dividido por .
Los contadores pueden medir intervalos largos, pero tienen una resolución limitada. Los interpoladores tienen una resolución alta, pero no pueden medir intervalos largos. Un enfoque híbrido puede lograr intervalos largos y una resolución alta. [1] El intervalo largo se puede medir con un contador. La información del contador se complementa con dos interpoladores de tiempo: un interpolador mide el intervalo (corto) entre el evento de inicio y un evento de reloj siguiente, y el segundo interpolador mide el intervalo entre el evento de detención y un evento de reloj siguiente. La idea básica tiene algunas complicaciones: los eventos de inicio y detención son asincrónicos, y uno o ambos pueden ocurrir cerca de un pulso de reloj. El contador y los interpoladores deben estar de acuerdo en hacer coincidir los eventos de reloj de inicio y fin. Para lograr ese objetivo, se utilizan sincronizadores.
El método híbrido común es el método Nutt . [20] En este ejemplo, el circuito de medición fina mide el tiempo entre el pulso de inicio y el de parada y el segundo pulso de reloj más cercano respectivo del contador grueso ( T start , T stop ), detectado por el sincronizador (ver figura). Por lo tanto, el intervalo de tiempo deseado es
siendo n el número de pulsos de reloj del contador y T 0 el período del contador grueso.
La medición del tiempo ha desempeñado un papel crucial en la comprensión de la naturaleza desde los tiempos más remotos. Empezando por los relojes de sol, arena o agua, hoy podemos utilizar relojes basados en los resonadores de cesio más precisos .
El primer predecesor directo de un TDC fue inventado en el año 1942 por Bruno Rossi para la medición de la vida útil de los muones . [21] Fue diseñado como un convertidor de tiempo a amplitud , que carga constantemente un condensador durante el intervalo de tiempo medido. El voltaje correspondiente es directamente proporcional al intervalo de tiempo en examen.
Si bien los conceptos básicos (como los métodos de Vernier ( Pierre Vernier 1584-1638) y el estiramiento del tiempo) de dividir el tiempo en intervalos mensurables aún están actualizados, la implementación cambió mucho durante los últimos 50 años. Comenzando con los tubos de vacío y los transformadores de núcleo de ferrita, esas ideas se implementan en el diseño de semiconductores de óxido metálico complementarios ( CMOS ) en la actualidad. [22]
Incluso en el caso de los métodos de medición más finos presentados, todavía existen errores que se desearían eliminar o al menos considerar. Por ejemplo, las no linealidades de la conversión de tiempo a digital se pueden identificar tomando una gran cantidad de mediciones de una fuente distribuida según Poisson (prueba de densidad de código estadístico). [23] Pequeñas desviaciones de la distribución uniforme revelan las no linealidades. El inconveniente es que el método de densidad de código estadístico es bastante sensible a los cambios de temperatura externos. Por lo tanto, se recomiendan circuitos de retardo estabilizador o de bucle de enganche de fase (DLL o PLL).
De manera similar, se pueden eliminar los errores de desplazamiento (lecturas distintas de cero en T = 0).
En el caso de intervalos de tiempo largos, el error debido a las inestabilidades del reloj de referencia ( jitter ) desempeña un papel importante, por lo que se necesitan relojes de calidad superior para dichos TDC.
Además, las fuentes de ruido externas se pueden eliminar en el posprocesamiento mediante métodos de estimación robustos . [24]
Los TDC se construyen actualmente como dispositivos de medición independientes en experimentos físicos o como componentes de sistemas como tarjetas PCI. Pueden estar compuestos por circuitos discretos o integrados.
El diseño del circuito cambia según el propósito del TDC, que puede ser una muy buena solución para TDC de disparo único con tiempos muertos largos o algún equilibrio entre tiempo muerto y resolución para TDC de disparo múltiple.
El convertidor de tiempo a digital mide el tiempo entre un evento de inicio y un evento de detención. También existe un convertidor de digital a tiempo o generador de retardo . El generador de retardo convierte un número en un retardo de tiempo. Cuando el generador de retardo recibe un pulso de inicio en su entrada, entonces emite un pulso de detención después del retardo especificado. Las arquitecturas para TDC y generadores de retardo son similares. Ambos utilizan contadores para retardos largos y estables. Ambos deben considerar el problema de los errores de cuantificación del reloj.
Por ejemplo, el retardo digital Tektronix 7D11 utiliza una arquitectura de contador. [25] Se puede establecer un retardo digital de 100 ns a 1 s en incrementos de 100 ns. Un circuito analógico proporciona un retardo fino adicional de 0 a 100 ns. Un reloj de referencia de 5 MHz impulsa un bucle de enganche de fase para producir un reloj estable de 500 MHz. Es este reloj rápido el que está controlado por el evento de inicio (con retardo fino) y determina el error de cuantificación principal. El reloj rápido se divide a 10 MHz y se alimenta al contador principal. [26] El error de cuantificación del instrumento depende principalmente del reloj de 500 MHz (pasos de 2 ns), pero también entran otros errores; se especifica que el instrumento tiene 2,2 ns de fluctuación . El tiempo de reciclado es de 575 ns.
Así como un TDC puede utilizar la interpolación para obtener una resolución más fina que un período de reloj, un generador de retardo puede utilizar técnicas similares. El sintetizador de tiempo de alta resolución Hewlett-Packard 5359A proporciona retardos de 0 a 160 ms, tiene una precisión de 1 ns y logra una fluctuación típica de 100 ps. [27] El diseño utiliza un oscilador bloqueado por fase disparado que funciona a 200 MHz. La interpolación se realiza con una rampa, un convertidor digital a analógico de 8 bits y un comparador. La resolución es de aproximadamente 45 ps.
Cuando se recibe el pulso de inicio, se realiza una cuenta regresiva y se emite un pulso de detención. Para lograr una fluctuación baja, el contador sincrónico debe enviar un indicador de cero desde el bit más significativo hasta el bit menos significativo y luego combinarlo con la salida del contador Johnson.
Se podría utilizar un convertidor digital a analógico (DAC) para lograr una resolución de subciclo, pero es más fácil utilizar contadores Vernier Johnson o contadores Johnson de ondas viajeras.
El generador de retardo se puede utilizar para la modulación de ancho de pulso , por ejemplo, para controlar un MOSFET para cargar una celda Pockels dentro de 8 ns con una carga específica.
La salida de un generador de retardo puede activar un convertidor digital a analógico y, por lo tanto, se pueden generar pulsos de una altura variable. Esto permite la adaptación a los niveles bajos que necesita la electrónica analógica, niveles más altos para ECL e incluso niveles más altos para TTL . Si se activa una serie de DAC en secuencia, se pueden generar formas de pulso variables para tener en cuenta cualquier función de transferencia.
Por ejemplo, multiplicar la frecuencia de la base de tiempo a 100 MHz hace posible una resolución de 10 ns, e incluso se han construido contadores de 1 ns utilizando una base de tiempo de 1 GHz. Sin embargo, una forma más común de aumentar la resolución es detectar partes de un ciclo de base de tiempo a través de la interpolación y no estar limitado por el número de ciclos completos. La interpolación ha hecho que los TIC de 1 ns sean algo común, e incluso hay disponibles TIC de 20 picosegundos., entrada para el contador de intervalo de tiempo .
