SDRAM
En una escritura de datos, el comando "escribir" puede ser seguido inmediatamente por otra instrucción, sin esperar a que los datos se escriban en la matriz de memoria.
Las memorias SDRAM también están disponibles en variedades registradas, para sistemas que requieren una mayor estabilidad, como servidores y estaciones de trabajo.
Esta norma fue muy influyente, y el término "PC100" rápidamente se convirtió en un identificador común para módulos SDRAM de 100 MHz, y los módulos son ahora comúnmente designados como "PC"-número (PC66, PC100 o PC133 - aunque el significado actual de los números ha cambiado).
La latencia SDRAM no es intrínsecamente inferior (más rápido) que la DRAM asíncrona.
De hecho, las primeras memorias SDRAM eran algo más lentas que las BEDO-DRAM debido a la lógica adicional.
Las SDRAM DDR2 son el tipo más común usado en equipos nuevos, y las placas base y memorias DDR3 están ampliamente disponibles, siendo incluso más baratas que los todavía populares productos DDR2.
El uso del bus de datos es complejo y requiere un controlador de memoria DRAM complejo, ya que los datos a escribir en la memoria DRAM deben presentarse en el mismo ciclo que el comando de escritura, pero la lectura produce una salida 2 o 3 ciclos después del comando correspondiente.
Una vez que la fila se ha activado o "abierto", leer y escribir los comandos son posibles.
La activación requiere un tiempo mínimo, llamado de la fila a retrasar la columna, o tRCD.
Durante estos ciclos de retraso, comandos arbitrarios pueden ser enviados a otros bancos, que son completamente independientes.
Esto puede ser hecho por esperar hasta que una ráfaga de lectura no está en curso, da por concluido el estallido leer, o utilizando la línea de control DQM.
Cuando el controlador de memoria quiere acceder a una fila diferente, primero debe devolver ese sentido banco amplificadores a un estado de inactividad, listo para sentir la siguiente fila.
Esto se conoce como precarga una "operación", o "cierre" de la fila.
Cuando un banco está abierto, hay cuatro comandos permite: leer, escribir, poner fin a estallar, y precarga.
Para interrumpir un estallido leído por un comando de escritura es posible, pero más difícil.
Si la frecuencia de reloj es demasiado alta para permitir el tiempo suficiente, tres ciclos que sean necesarios.
Es posible poner fin a un estallido escribir con un comando de precarga (para el mismo banco), pero también es más difícil.
Para el modo de ráfaga secuencial, más tarde las palabras se acceden en orden creciente en la dirección, ajuste de nuevo al inicio del bloque que se llegó al final.
La SDRAM también mantiene un contador interno, que itera sobre todos los registros posibles.
Todos los bancos debe estar inactivo (cerrado, precargado) cuando se emite este comando.
Esto es como el poder hacia abajo, pero la SDRAM utiliza un temporizador en chip interno para generar ciclos de actualización cuando sea necesario.
SLDRAM jactó de mayor rendimiento y compitió contra la RDRAM.
VCM tiene mayor rendimiento que la SDRAM porque tiene latencias significativamente más bajos.
Un módulo VCM es mecánica y eléctricamente compatible con la SDRAM estándar, sino que debe ser reconocido por el controlador de memoria.
Los correspondientes paquetes DIMM de 184 pines son conocidos como PC-2100, PC-2700 y PC-3200.
Sin embargo la interfaz con el bus sigue siendo de dos palabras por cada ciclo de reloj (por eso sigue siendo Double Data Ratio), por lo que la frecuencia interna de la memoria es la mitad que la del bus, manera que esas 4 palabras se presenten en dos pares consecutivos en el bus.
El protocolo de bus también se simplificó para permitir un mayor rendimiento en la operación.
La DDR2 SDRAM actualmente está disponible a una velocidad de reloj de hasta 533 MHz, generalmente llamado DDR2-1066 y los módulos DIMM correspondientes se conocen como PC2-8500 (también PC2-8600, dependiendo del fabricante).
Por ejemplo una memoria DDR2-400 (velocidad del reloj interno de 100 MHz) tiene una latencia algo más alta que los módulos DDR-400 (velocidad del reloj interno de 200 MHz).
DDR3 continúa la tendencia, duplicando el mínimo de lectura o escritura en la unidad a 8 palabras consecutivas.
