Un dispositivo de múltiples puertas , MOSFET de múltiples puertas o transistor de efecto de campo de múltiples puertas ( MuGFET ) se refiere a un transistor de efecto de campo semiconductor de óxido metálico (MOSFET) que tiene más de una puerta en un solo transistor. Las múltiples puertas pueden controlarse mediante un único electrodo de puerta, en el que las múltiples superficies de puerta actúan eléctricamente como una única puerta, o mediante electrodos de puerta independientes. Un dispositivo de puertas múltiples que emplea electrodos de puertas independientes a veces se denomina transistor de efecto de campo de puertas múltiples independientes ( MIGFET ). Los dispositivos multipuerta más utilizados son el FinFET (transistor de efecto de campo de aletas) y el GAAFET (transistor de efecto de campo completo de puerta), que son transistores no planos o transistores 3D .
Los transistores de puertas múltiples son una de las varias estrategias que están desarrollando los fabricantes de semiconductores MOS para crear microprocesadores y celdas de memoria cada vez más pequeños , conocidos coloquialmente como la extensión de la ley de Moore (en su versión estrecha y específica sobre el escalado de densidad, excluyendo su descuidada combinación histórica con escala de Dennard ). [1] Los esfuerzos de desarrollo de transistores multipuerta han sido informados por el Laboratorio Electrotécnico , Toshiba , Grenoble INP , Hitachi , IBM , TSMC , UC Berkeley , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST , Freescale Semiconductor y otros, y el ITRS predijo correctamente que estos dispositivos serán la piedra angular de las tecnologías inferiores a 32 nm . [2] El principal obstáculo para una implementación generalizada es la capacidad de fabricación, ya que tanto los diseños planos como los no planos presentan desafíos importantes, especialmente con respecto a la litografía y los patrones. Otras estrategias complementarias para el escalado de dispositivos incluyen ingeniería de deformación de canales , tecnologías basadas en silicio sobre aislante y materiales de puerta metálica de alto κ .
Los MOSFET de doble puerta se utilizan comúnmente en mezcladores de muy alta frecuencia (VHF) y en amplificadores frontales VHF sensibles. Están disponibles de fabricantes como Motorola , NXP Semiconductors e Hitachi . [3] [4] [5]
En la literatura se pueden encontrar docenas de variantes de transistores multipuerta. En general, estas variantes se pueden diferenciar y clasificar en términos de arquitectura (diseño plano versus no plano) y el número de canales/compuertas (2, 3 o 4).
Un MOSFET plano de doble puerta (DGMOS) emplea procesos de fabricación planos convencionales (capa por capa) para crear dispositivos MOSFET (transistor de efecto de campo semiconductor de óxido metálico) de doble puerta, evitando requisitos de litografía más estrictos asociados con materiales no planos. , estructuras de transistores verticales. En los transistores planos de doble puerta, el canal de drenaje-fuente está intercalado entre dos pilas de puerta/óxido de puerta fabricadas independientemente. El principal desafío en la fabricación de tales estructuras es lograr una autoalineación satisfactoria entre las puertas superior e inferior. [6]
FlexFET es un transistor plano de doble puerta independiente con un MOSFET de puerta superior de metal damasquinado y una puerta inferior JFET implantada que se autoalinean en una zanja de puerta. Este dispositivo es altamente escalable debido a la longitud de su canal sublitográfico; extensiones de drenaje y fuente ultra superficiales no implantadas; regiones de fuente y drenaje no elevadas; y último flujo de puerta. FlexFET es un verdadero transistor de doble puerta en el sentido de que (1) tanto la puerta superior como la inferior proporcionan operación del transistor, y (2) la operación de las puertas está acoplada de manera que la operación de la puerta superior afecta la operación de la puerta inferior y viceversa. [7] FlexFET fue desarrollado y fabricado por American Semiconductor, Inc.
FinFET (transistor de efecto de campo de aletas) es un tipo de transistor no plano o transistor "3D" (que no debe confundirse con los microchips 3D ). [8] El FinFET es una variación de los MOSFET tradicionales que se distingue por la presencia de un delgado canal de inversión de "aleta" de silicio en la parte superior del sustrato, lo que permite que la puerta haga dos puntos de contacto: los lados izquierdo y derecho de la aleta. El espesor de la aleta (medido en la dirección desde la fuente hasta el drenaje) determina la longitud efectiva del canal del dispositivo. La estructura de compuerta envolvente proporciona un mejor control eléctrico sobre el canal y, por lo tanto, ayuda a reducir la corriente de fuga y a superar otros efectos del canal corto .
El primer tipo de transistor FinFET se llamó "transistor de canal pobre empobrecido" o transistor "DELTA", y fue fabricado por primera vez por Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto y Eiji Takeda del Laboratorio Central de Investigación de Hitachi en 1989. [9] [ 10] [11] A fines de la década de 1990, Digh Hisamoto comenzó a colaborar con un equipo internacional de investigadores para desarrollar aún más la tecnología DELTA, incluido Chenming Hu de TSMC y un equipo de investigación de UC Berkeley que incluía a Tsu-Jae King Liu , Jeffrey Bokor , Xuejue Huang. , Leland Chang, Nick Lindert, S. Ahmed, Cyrus Tabery, Yang-Kyu Choi, Pushkar Ranade, Sriram Balasubramanian, A. Agarwal y M. Ameen. En 1998, el equipo desarrolló los primeros FinFET de canal N y fabricó con éxito dispositivos con un proceso de hasta 17 nm. Al año siguiente, desarrollaron los primeros FinFET de canal P. [12] Acuñaron el término "FinFET" (transistor de efecto de campo de aletas) en un artículo de diciembre de 2000. [13]
En el uso actual, el término FinFET tiene una definición menos precisa. Entre los fabricantes de microprocesadores , AMD , IBM y Freescale describen sus esfuerzos de desarrollo de doble puerta como desarrollo FinFET [14] , mientras que Intel evita utilizar el término al describir su arquitectura de triple puerta estrechamente relacionada. [15] En la literatura técnica, FinFET se usa de manera algo genérica para describir cualquier arquitectura de transistor multipuerta basada en aletas, independientemente del número de puertas. Es común que un solo transistor FinFET contenga varias aletas, dispuestas una al lado de la otra y todas cubiertas por la misma puerta, que actúan eléctricamente como una sola, para aumentar la potencia y el rendimiento de la unidad. [16] La puerta también puede cubrir la totalidad de la(s) aleta(s).
En diciembre de 2002, TSMC (Taiwan Semiconductor Manufacturing Company) demostró un transistor de 25 nm que funciona con sólo 0,7 voltios. El diseño "Omega FinFET" lleva el nombre de la similitud entre la letra griega omega (Ω) y la forma en la que la puerta envuelve la estructura de fuente/drenaje. Tiene un retardo de puerta de sólo 0,39 picosegundos (ps) para el transistor tipo N y 0,88 ps para el tipo P.
En 2004, Samsung Electronics demostró un diseño "Bulk FinFET", que hizo posible producir dispositivos FinFET en masa. Demostraron una memoria dinámica de acceso aleatorio ( DRAM ) fabricada con un proceso Bulk FinFET de 90 nm . [12] En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET. [17] [18] En 2011, los investigadores de la Universidad Rice Masoud Rostami y Kartik Mohanram demostraron que los FINFET pueden tener dos puertas eléctricamente independientes, lo que brinda a los diseñadores de circuitos más flexibilidad para diseñar con puertas eficientes y de bajo consumo. [19]
En 2012, Intel comenzó a utilizar FinFET para sus futuros dispositivos comerciales. Las filtraciones sugieren que el FinFET de Intel tiene una forma inusual de triángulo en lugar de rectángulo, y se especula que esto podría deberse a que un triángulo tiene una mayor resistencia estructural y puede fabricarse de manera más confiable o porque un prisma triangular tiene un área de relación más alta. -Relación de volumen que un prisma rectangular, aumentando así el rendimiento de conmutación. [20]
En septiembre de 2012, GlobalFoundries anunció planes para ofrecer una tecnología de proceso de 14 nanómetros con transistores tridimensionales FinFET en 2014. [21] El mes siguiente, la empresa rival TSMC anunció el inicio temprano o "de riesgo" de la producción de FinFET de 16 nm en noviembre de 2013. [ 22]
En marzo de 2014, TSMC anunció que estaba a punto de implementar varios procesos de fabricación de obleas troqueladas FinFET de 16 nm : [23]
AMD lanzó GPU utilizando su arquitectura de chip Polaris y fabricadas en FinFET de 14 nm en junio de 2016. [24] La compañía ha intentado producir un diseño para proporcionar un "salto generacional en eficiencia energética" y al mismo tiempo ofrecer velocidades de cuadros estables para gráficos, juegos, realidad virtual y aplicaciones multimedia. [25]
En marzo de 2017, Samsung y eSilicon anunciaron el lanzamiento para la producción de un ASIC FinFET de 14 nm en un paquete 2.5D. [26] [27]
Un transistor de triple puerta , también conocido como transistor de triple puerta, es un tipo de MOSFET con una puerta en tres de sus lados. [28] Un transistor de triple puerta fue demostrado por primera vez en 1987 por un equipo de investigación de Toshiba que incluía a K. Hieda, Fumio Horiguchi y H. Watanabe. Se dieron cuenta de que el cuerpo completamente agotado (FD) de un transistor de masa estrecha basado en Si ayudaba a mejorar la conmutación debido a un efecto de polarización del cuerpo reducido. [29] [30] En 1992, el investigador de IBM Hon-Sum Wong demostró un MOSFET de triple puerta . [31]
Intel anunció esta tecnología en septiembre de 2002. [32] Intel anunció "transistores de triple puerta" que maximizan el "rendimiento de conmutación de transistores y reducen las fugas de energía". Un año después, en septiembre de 2003, AMD anunció que estaba trabajando en una tecnología similar en la Conferencia Internacional sobre Dispositivos y Materiales de Estado Sólido. [33] [34] No se hicieron más anuncios de esta tecnología hasta el anuncio de Intel en mayo de 2011, aunque se afirmó en IDF 2011 que demostraron un chip SRAM funcional basado en esta tecnología en IDF 2009. [35]
El 23 de abril de 2012, Intel lanzó una nueva línea de CPU, denominada Ivy Bridge , que cuentan con transistores de tres puertas. [36] [37] Intel ha estado trabajando en su arquitectura de tres puertas desde 2002, pero tardó hasta 2011 en resolver los problemas de producción en masa. El nuevo estilo de transistor se describió el 4 de mayo de 2011 en San Francisco. [38] Se anunció que se esperaba que las fábricas de Intel realizaran actualizaciones durante 2011 y 2012 para poder fabricar las CPU Ivy Bridge. [39] Se anunció que los nuevos transistores también se utilizarían en los chips Atom de Intel para dispositivos de baja potencia. [38]
Intel utilizó la fabricación Tri-gate para la arquitectura de transistores no planos utilizada en los procesadores Ivy Bridge , Haswell y Skylake . Estos transistores emplean una sola puerta apilada sobre dos puertas verticales (una sola puerta envuelta sobre tres lados del canal), lo que permite esencialmente tres veces el área de superficie para que viajen los electrones . Intel informa que sus transistores de tres puertas reducen las fugas y consumen mucha menos energía que los transistores anteriores. Esto permite una velocidad hasta un 37% mayor o un consumo de energía inferior al 50% respecto al tipo anterior de transistores utilizados por Intel. [40] [41]
Intel explica: "El control adicional permite que fluya tanta corriente de transistor como sea posible cuando el transistor está en el estado 'encendido' (para rendimiento), y lo más cerca posible de cero cuando está en el estado 'apagado' (para minimizar el consumo de energía). ), y permite que el transistor cambie muy rápidamente entre los dos estados (nuevamente, para el rendimiento)". [42] Intel ha declarado que todos los productos posteriores a Sandy Bridge se basarán en este diseño.
El término tri-puerta a veces se usa genéricamente para denotar cualquier FET multipuerta con tres puertas o canales efectivos. [43]
Los FET de puerta completa (GAAFET) son los sucesores de los FinFET, ya que pueden funcionar en tamaños inferiores a 7 nm. IBM los utilizó para demostrar la tecnología de proceso de 5 nm .
GAAFET, también conocido como transistor de puerta circundante (SGT), [44] [45] es similar en concepto a un FinFET excepto que el material de la puerta rodea la región del canal por todos lados. Dependiendo del diseño, los FET de compuerta integral pueden tener dos o cuatro compuertas efectivas. Los FET de puerta completa se han caracterizado con éxito tanto teórica como experimentalmente. [46] [47] También se han grabado con éxito en nanocables de InGaAs , que tienen una mayor movilidad electrónica que el silicio. [48]
Un MOSFET de puerta completa (GAA) fue demostrado por primera vez en 1988 por un equipo de investigación de Toshiba que incluía a Fujio Masuoka , Hiroshi Takato y Kazumasa Sunouchi, quienes demostraron un GAAFET de nanocables vertical al que llamaron "transistor de puerta envolvente" (SGT). . [49] [50] [45] Masuoka, mejor conocido como el inventor de la memoria flash , más tarde dejó Toshiba y fundó Unisantis Electronics en 2004 para investigar la tecnología de puerta circundante junto con la Universidad de Tohoku . [51] En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en gate-all-around (GAA). ) Tecnología FinFET. [52] [18] Los transistores GAAFET pueden utilizar materiales de puerta metálica de alta k. Se han demostrado GAAFET con hasta 7 nanohojas que permiten un rendimiento mejorado y/o una huella reducida del dispositivo. Los anchos de las nanohojas en GAAFET son controlables, lo que permite ajustar más fácilmente las características del dispositivo. [53]
A partir de 2020, Samsung e Intel anunciaron planes para producir en masa transistores GAAFET (específicamente transistores MBCFET), mientras que TSMC anunció que continuarán usando FinFET en su nodo de 3 nm, [54] a pesar de que TSMC desarrolle transistores GAAFET. [55]
Un FET de canal de puentes múltiples (MBCFET) es similar a un GAAFET excepto por el uso de nanoláminas en lugar de nanocables. [56] MBCFET es una marca denominativa (marca comercial) registrada en los EE. UU. a nombre de Samsung Electronics. [57] Samsung planea producir en masa transistores MBCFET en el nodo de 3 nm para sus clientes de fundición. [58] Intel también está desarrollando RibbonFET, una variación de los transistores MBCFET de "nanocinta". [59] [60] A diferencia de los FinFET, tanto el ancho como el número de hojas se pueden variar para ajustar la fuerza del accionamiento o la cantidad de corriente que el transistor puede conducir a un voltaje determinado. Las láminas suelen variar de 8 a 50 nanómetros de ancho. El ancho de las nanohojas se conoce como Weff o ancho efectivo. [61] [62]
Los transistores planos han sido el núcleo de los circuitos integrados durante varias décadas, durante las cuales el tamaño de los transistores individuales ha disminuido constantemente. A medida que el tamaño disminuye, los transistores planos sufren cada vez más el indeseable efecto de canal corto, especialmente la corriente de fuga "fuera de estado", que aumenta la potencia inactiva requerida por el dispositivo. [63]
En un dispositivo multicompuerta, el canal está rodeado por varias compuertas en múltiples superficies. Por lo tanto, proporciona un mejor control eléctrico sobre el canal, permitiendo una supresión más efectiva de la corriente de fuga "fuera del estado". Múltiples puertas también permiten una corriente mejorada en el estado "encendido", también conocido como corriente de accionamiento. Los transistores multipuerta también proporcionan un mejor rendimiento analógico debido a una mayor ganancia intrínseca y una menor modulación de longitud de canal. [64] Estas ventajas se traducen en un menor consumo de energía y un mejor rendimiento del dispositivo. Los dispositivos no planos también son más compactos que los transistores planos convencionales, lo que permite una mayor densidad de transistores, lo que se traduce en una microelectrónica general más pequeña.
Los principales desafíos para la integración de dispositivos multipuerta no planos en los procesos de fabricación de semiconductores convencionales incluyen:
BSIMCMG106.0.0, [65] lanzado oficialmente el 1 de marzo de 2012 por UC Berkeley BSIM Group , es el primer modelo estándar para FinFET. BSIM-CMG está implementado en Verilog-A . Se derivan formulaciones basadas en el potencial de superficie física para modelos tanto intrínsecos como extrínsecos con dopaje de cuerpos finitos. Los potenciales de superficie en los extremos de la fuente y del drenaje se resuelven analíticamente con efectos de poliagotamiento y de mecánica cuántica. El efecto del dopaje con cuerpos finitos se captura mediante un enfoque de perturbación. La solución analítica del potencial de la superficie concuerda estrechamente con los resultados de la simulación del dispositivo 2-D. Si la concentración de dopaje del canal es lo suficientemente baja como para ignorarla, la eficiencia computacional se puede mejorar aún más estableciendo un indicador específico (COREMOD = 1).
Este modelo captura todo el comportamiento importante del transistor multipuerta (MG). La inversión de volumen se incluye en la solución de la ecuación de Poisson , por lo que la formulación I-V posterior captura automáticamente el efecto de inversión de volumen. El análisis del potencial electrostático en el cuerpo de los MOSFET de MG proporcionó una ecuación modelo para los efectos de canal corto (SCE). El control electrostático adicional de las compuertas de los extremos (compuertas superior/inferior) (compuerta triple o cuádruple) también se captura en el modelo de canal corto.
{{cite journal}}: Mantenimiento CS1: DOI inactivo a partir de febrero de 2024 ( enlace )