stringtranslate.com

Circuito asincrónico

Circuito asincrónico ( circuito sin reloj o circuito autotemporizado ) [1] : Lección 12  [nota 1] [2] : 157–186  es un circuito lógico digital secuencial que no utiliza un circuito de reloj global o generador de señales para sincronizar sus componentes. [1] [3] : 3–5  En cambio, los componentes son controlados por un circuito de protocolo de enlace que indica la finalización de un conjunto de instrucciones. El protocolo de enlace funciona mediante protocolos de transferencia de datos simples . [3] : 115  Muchos circuitos síncronos se desarrollaron a principios de la década de 1950 como parte de sistemas asincrónicos más grandes (por ejemplo, ORDVAC ). Los circuitos asincrónicos y la teoría que los rodea son parte de varios pasos en el diseño de circuitos integrados , un campo de la ingeniería electrónica digital .

Los circuitos asincrónicos se contrastan con los circuitos sincrónicos , en los que los cambios en los valores de la señal en el circuito se activan mediante pulsos repetitivos llamados señal de reloj . La mayoría de los dispositivos digitales actuales utilizan circuitos sincrónicos. Sin embargo, los circuitos asincrónicos tienen el potencial de ser mucho más rápidos, tienen un nivel menor de consumo de energía, interferencia electromagnética y mejor modularidad en sistemas grandes. Los circuitos asincrónicos son un área activa de investigación en el diseño de lógica digital . [4] [5]

No fue hasta la década de 1990 cuando se demostró la viabilidad de los circuitos asincrónicos con productos comerciales de la vida real. [3] : 4 

Descripción general

Todos los circuitos lógicos digitales se pueden dividir en lógica combinacional , en la que las señales de salida dependen solo de las señales de entrada actuales, y lógica secuencial , en la que la salida depende tanto de la entrada actual como de las entradas pasadas. En otras palabras, la lógica secuencial es lógica combinacional con memoria . Prácticamente todos los dispositivos digitales prácticos requieren lógica secuencial. La lógica secuencial se puede dividir en dos tipos, lógica sincrónica y lógica asincrónica.

Circuitos sincrónicos

En los circuitos lógicos síncronos , un oscilador electrónico genera una serie repetitiva de pulsos igualmente espaciados llamada señal de reloj . La señal de reloj se suministra a todos los componentes del CI. Los flip-flops solo se activan cuando se activan por el borde del pulso de reloj, por lo que los cambios en las señales lógicas en todo el circuito comienzan al mismo tiempo y a intervalos regulares. La salida de todos los elementos de memoria en un circuito se llama estado del circuito. El estado de un circuito síncrono cambia solo en el pulso de reloj. Los cambios en la señal requieren una cierta cantidad de tiempo para propagarse a través de las puertas lógicas combinacionales del circuito. Este tiempo se llama retardo de propagación .

A partir de 2021, la sincronización de los circuitos integrados síncronos modernos requiere importantes esfuerzos de ingeniería y sofisticadas herramientas de automatización del diseño . [6] Los diseñadores deben asegurarse de que la llegada del reloj no sea defectuosa. Con el tamaño y la complejidad cada vez mayores de los circuitos integrados (por ejemplo, los ASIC ), es una tarea desafiante. [6] En circuitos enormes, las señales enviadas a través de la red de distribución de reloj a menudo terminan en diferentes momentos en diferentes partes. [6] Este problema se conoce ampliamente como " desfase de reloj ". [6] [7] : xiv 

La velocidad máxima de reloj posible está limitada por la ruta lógica con el mayor retraso de propagación, llamada ruta crítica. Debido a eso, las rutas que pueden operar rápidamente están inactivas la mayor parte del tiempo. Una red de reloj ampliamente distribuida disipa mucha energía útil y debe funcionar independientemente de si el circuito recibe entradas o no. [6] Debido a este nivel de complejidad, las pruebas y la depuración ocupan más de la mitad del tiempo de desarrollo en todas las dimensiones para circuitos síncronos. [6]

Circuitos asincrónicos

Los circuitos asincrónicos no necesitan un reloj global y el estado del circuito cambia tan pronto como cambian las entradas. Los bloques funcionales locales pueden seguir utilizándose, pero el problema del desfase del reloj todavía puede tolerarse. [7] : xiv  [3] : 4 

Como los circuitos asincrónicos no tienen que esperar un pulso de reloj para comenzar a procesar las entradas, pueden funcionar más rápido. Su velocidad está limitada teóricamente sólo por los retrasos de propagación de las puertas lógicas y otros elementos. [7] : xiv 

Sin embargo, los circuitos asincrónicos son más difíciles de diseñar y están sujetos a problemas que no se encuentran en los circuitos sincrónicos. Esto se debe a que el estado resultante de un circuito asincrónico puede ser sensible a los tiempos de llegada relativos de las entradas a las compuertas. Si las transiciones en dos entradas llegan casi al mismo tiempo, el circuito puede entrar en el estado incorrecto dependiendo de pequeñas diferencias en los retrasos de propagación de las compuertas.

Esto se denomina condición de carrera . En los circuitos sincrónicos, este problema es menos grave porque las condiciones de carrera solo pueden producirse debido a entradas externas al sistema sincrónico, llamadas entradas asincrónicas .

Aunque se han construido algunos sistemas digitales totalmente asincrónicos (ver más abajo), hoy en día los circuitos asincrónicos se utilizan normalmente en unas pocas partes críticas de sistemas sincrónicos donde la velocidad es un factor importante, como los circuitos de procesamiento de señales.

Fundamentación teórica

La teoría original de los circuitos asincrónicos fue creada por David E. Muller a mediados de la década de 1950. [8] Esta teoría fue presentada más tarde en el conocido libro "Switching Theory" de Raymond Miller. [9]

El término "lógica asincrónica" se utiliza para describir una variedad de estilos de diseño, que utilizan diferentes suposiciones sobre las propiedades del circuito. [10] Estos varían desde el modelo de retardo agrupado, que utiliza elementos de procesamiento de datos "convencionales" con finalización indicada por un modelo de retardo generado localmente, hasta el diseño insensible al retardo , en el que se pueden acomodar retardos arbitrarios a través de los elementos del circuito. El último estilo tiende a producir circuitos que son más grandes que las implementaciones de datos agrupados, pero que son insensibles a las variaciones de diseño y paramétricas y, por lo tanto, son "correctos por diseño".

Lógica asincrónica

La lógica asincrónica es la lógica necesaria para el diseño de sistemas digitales asincrónicos. Estos funcionan sin una señal de reloj y, por lo tanto, no se puede confiar en que los elementos lógicos individuales tengan un estado discreto verdadero/falso en un momento dado. La lógica booleana (de dos valores) es inadecuada para esto y, por lo tanto, se requieren extensiones.

Desde 1984, Vadim O. Vasyukevich desarrolló un enfoque basado en nuevas operaciones lógicas que llamó venjunction (con el operador asíncrono " x ∠ y " que significa "cambiar x en el fondo y " o "si x cuando y entonces") y secuencia (con signos de prioridad " x i ≻ x j " y " x i ≺ x j "). Esto tiene en cuenta no solo el valor actual de un elemento, sino también su historial . [11] [12] [13] [14] [15]

Karl M. Fant desarrolló un tratamiento teórico diferente de la lógica asincrónica en su trabajo Diseño determinado lógicamente en 2005, que utilizó lógica de cuatro valores , siendo nulo e intermedio los valores adicionales. Esta arquitectura es importante porque es casi insensible a los retardos . [16] [17] Scott C. Smith y Jia Di desarrollaron una variación de consumo ultrabajo de la lógica de convención nula de Fant que incorpora CMOS multiumbral . [18] Esta variación se denomina lógica de convención nula multiumbral (MTNCL), o alternativamente lógica de convención del sueño (SCL). [19]

Redes de Petri

Las redes de Petri son un modelo atractivo y poderoso para razonar sobre circuitos asincrónicos (ver Modelos subsiguientes de concurrencia ). Un tipo particularmente útil de redes de Petri interpretadas, llamadas Gráficos de Transición de Señales (STGs), fue propuesto independientemente en 1985 por Leonid Rosenblum y Alex Yakovlev [20] y Tam-Anh Chu. [21] Desde entonces, los STG han sido estudiados extensamente en teoría y práctica, [22] [23] lo que ha llevado al desarrollo de herramientas de software populares para el análisis y síntesis de circuitos de control asincrónicos, como Petrify [24] y Workcraft. [25]

Posteriormente a las redes de Petri se han desarrollado otros modelos de concurrencia que pueden modelar circuitos asincrónicos, incluido el modelo de actor y los cálculos de procesos .

Beneficios

Los circuitos asincrónicos han demostrado tener diversas ventajas. Tanto los circuitos cuasi insensibles al retardo (QDI) (generalmente aceptados como la forma más "pura" de lógica asincrónica que conserva la universalidad computacional) [ cita requerida ] como las formas menos puras de circuitos asincrónicos que utilizan restricciones de tiempo para un mayor rendimiento y un área y consumo de energía más bajos presentan varias ventajas.

Desventajas

Comunicación

Existen varias formas de crear canales de comunicación asincrónicos que pueden clasificarse por su protocolo y codificación de datos.

Protocolos

Hay dos familias de protocolos ampliamente utilizadas que difieren en la forma en que se codifican las comunicaciones:

Ilustración de protocolos de enlace de dos y cuatro fases. Arriba: un emisor y un receptor se comunican con señales simples de solicitud y confirmación. El emisor controla la línea de solicitud y el receptor controla la línea de confirmación. En el medio: diagrama de tiempos de dos comunicaciones de dos fases. Abajo: diagrama de tiempos de una comunicación de cuatro fases.

A pesar de implicar más transiciones por comunicación, los circuitos que implementan protocolos de cuatro fases suelen ser más rápidos y sencillos que los protocolos de dos fases porque las líneas de señal vuelven a su estado original al final de cada comunicación. En los protocolos de dos fases, las implementaciones de circuitos tendrían que almacenar el estado de la línea de señal internamente.

Tenga en cuenta que estas distinciones básicas no tienen en cuenta la amplia variedad de protocolos. Estos protocolos pueden codificar solo solicitudes y reconocimientos o también codificar los datos, lo que conduce a la popular codificación de datos de múltiples cables. Se han propuesto muchos otros protocolos menos comunes, incluido el uso de un solo cable para la solicitud y el reconocimiento, el uso de varios voltajes significativos, el uso solo de pulsos o el equilibrio de tiempos para eliminar los bloqueos.

Codificación de datos

Hay dos codificaciones de datos ampliamente utilizadas en circuitos asincrónicos: codificación de datos agrupados y codificación multicarril.

Otra forma habitual de codificar los datos es utilizar varios cables para codificar un solo dígito: el valor se determina según el cable en el que se produce el evento. Esto evita algunos de los supuestos de demora necesarios con la codificación de datos agrupados, ya que la solicitud y los datos ya no están separados.

Codificación de datos agrupados

La codificación de datos agrupados utiliza un cable por bit de datos con una señal de solicitud y una señal de confirmación; es la misma codificación que se utiliza en circuitos sincrónicos sin la restricción de que las transiciones se producen en un flanco del reloj. La solicitud y la confirmación se envían en cables separados con uno de los protocolos anteriores. Estos circuitos suelen suponer un modelo de retardo limitado con las señales de finalización retrasadas lo suficiente para que se realicen los cálculos.

En el funcionamiento, el emisor indica la disponibilidad y validez de los datos con una solicitud. A continuación, el receptor indica que ha finalizado la operación con un acuse de recibo, lo que indica que está en condiciones de procesar nuevas solicitudes. Es decir, la solicitud se incluye con los datos, de ahí el nombre de "datos incluidos".

Los circuitos de datos agrupados a menudo se denominan microcanalizaciones, independientemente de que utilicen un protocolo de dos o cuatro fases, incluso si el término se introdujo inicialmente para datos agrupados de dos fases.

Comunicación de datos agrupados de 4 fases. Arriba: un emisor y un receptor están conectados mediante líneas de datos, una línea de solicitud y una línea de confirmación. Abajo: diagrama de tiempos de una comunicación de datos agrupados. Cuando la línea de solicitud está baja, los datos se consideran inválidos y están sujetos a cambios en cualquier momento.

Codificación multicarril

La codificación multi-rail utiliza varios cables sin una relación uno a uno entre bits y cables y una señal de reconocimiento independiente. La disponibilidad de los datos se indica mediante las transiciones mismas en uno o más de los cables de datos (según el tipo de codificación multi-rail) en lugar de con una señal de solicitud como en la codificación de datos agrupados. Esto proporciona la ventaja de que la comunicación de datos es insensible a los retrasos. Dos codificaciones multi-rail comunes son one-hot y dual rail. La codificación one-hot (también conocida como 1-of-n) representa un número en base n con una comunicación en uno de los n cables. La codificación dual-rail utiliza pares de cables para representar cada bit de los datos, de ahí el nombre "dual-rail"; un cable del par representa el valor de bit de 0 y el otro representa el valor de bit de 1. Por ejemplo, un número de dos bits codificado en dual-rail se representará con dos pares de cables para cuatro cables en total. Durante una comunicación de datos, las comunicaciones se producen en uno de cada par de cables para indicar los bits de los datos. En el caso general, una codificación m n representa los datos como m palabras de base n.

Diagrama de comunicaciones de riel doble y 1 de 4. Arriba: un transmisor y un receptor están conectados por líneas de datos y una línea de reconocimiento. En el medio: diagrama de tiempos del transmisor que comunica los valores 0, 1, 2 y luego 3 al receptor con la codificación 1 de 4. Abajo: diagrama de tiempos del transmisor que comunica los mismos valores al receptor con la codificación de riel doble. Para este tamaño de datos en particular, la codificación de riel doble es la misma que una codificación 2x1 de 2.

Codificación de doble carril

La codificación de doble carril con un protocolo de cuatro fases es la más común y también se denomina codificación de tres estados , ya que tiene dos estados válidos (10 y 01, después de una transición) y un estado de reinicio (00). Otra codificación común, que conduce a una implementación más simple que la de doble carril de dos fases y one-hot, es la codificación de cuatro estados , o doble carril codificado por niveles, y utiliza un bit de datos y un bit de paridad para lograr un protocolo de dos fases.

CPU asincrónica

Las CPU asincrónicas son una de varias ideas para cambiar radicalmente el diseño de la CPU .

A diferencia de un procesador convencional, un procesador sin reloj (CPU asíncrona) no tiene un reloj central para coordinar el progreso de los datos a través del pipeline. En cambio, las etapas de la CPU se coordinan mediante dispositivos lógicos llamados "controladores de pipeline" o "secuenciadores FIFO". Básicamente, el controlador de pipeline sincroniza la siguiente etapa de lógica cuando se completa la etapa existente. De esta manera, no es necesario un reloj central. En realidad, puede ser incluso más fácil implementar dispositivos de alto rendimiento en lógica asíncrona, en lugar de lógica sincronizada:

Los defensores de la lógica asincrónica creen que estas capacidades tendrían los siguientes beneficios:

La mayor desventaja de la CPU sin reloj es que la mayoría de las herramientas de diseño de CPU asumen una CPU con reloj (es decir, un circuito sincrónico ). Muchas herramientas "imponen prácticas de diseño sincrónico". [35] Hacer una CPU sin reloj (diseñar un circuito asincrónico) implica modificar las herramientas de diseño para manejar la lógica sin reloj y hacer pruebas adicionales para garantizar que el diseño evite problemas metaestables . El grupo que diseñó el AMULET , por ejemplo, desarrolló una herramienta llamada LARD [36] para hacer frente al complejo diseño de AMULET3.

Ejemplos

A pesar de todas las dificultades, se han construido numerosas CPU asincrónicas.

El ORDVAC de 1951 fue el sucesor del ENIAC y la primera computadora asincrónica jamás construida. [37] [38]

El ILLIAC II fue el primer diseño de procesador completamente asincrónico e independiente de la velocidad jamás construido; era la computadora más potente en ese momento. [37]

Los módulos de transferencia de registros DEC PDP-16 (aproximadamente en 1973) permitieron al experimentador construir elementos de procesamiento asincrónicos de 16 bits. Los retrasos de cada módulo eran fijos y se basaban en la sincronización del módulo en el peor de los casos.

Caltech

Desde mediados de la década de 1980, Caltech ha diseñado cuatro CPU no comerciales en un intento de evaluar el rendimiento y la eficiencia energética de los circuitos asincrónicos. [39] [40]

Microprocesador asíncrono (CAM) de Caltech

En 1988, el Caltech Asynchronous Microprocessor (CAM) fue el primer microprocesador asincrónico, cuasi insensible al retardo (QDI) fabricado por Caltech. [39] [41] El procesador tenía RISC ISA de 16 bits de ancho y memorias de instrucciones y datos separadas . [39] Fue fabricado por MOSIS y financiado por DARPA . El proyecto fue supervisado por la Oficina de Investigación Naval , la Oficina de Investigación del Ejército y la Oficina de Investigación Científica de la Fuerza Aérea . [39] : 12 

Durante las demostraciones, los investigadores cargaron un programa simple que se ejecutaba en un bucle cerrado, pulsando una de las líneas de salida después de cada instrucción. Esta línea de salida estaba conectada a un osciloscopio. Cuando se colocaba una taza de café caliente sobre el chip, la frecuencia de pulso (la "frecuencia de reloj" efectiva) se ralentizaba naturalmente para adaptarse al empeoramiento del rendimiento de los transistores calentados. Cuando se vertía nitrógeno líquido sobre el chip, la frecuencia de instrucción se disparaba sin intervención adicional. Además, a temperaturas más bajas, el voltaje suministrado al chip podía aumentarse de forma segura, lo que también mejoraba la frecuencia de instrucción, nuevamente, sin configuración adicional. [ cita requerida ]

Cuando se implementa en arseniuro de galio ( HGaAs
3) se afirmó que se alcanzaron 100 MIPS. [39] : 5  En general, el artículo de investigación interpretó el rendimiento resultante de CAM como superior en comparación con las alternativas comerciales disponibles en ese momento. [39] : 5 

MiniMIPS

En 1998 se fabricó el MiniMIPS, un microcontrolador experimental asíncrono basado en MIPS I. Aunque su rendimiento previsto por SPICE era de alrededor de 280 MIPS a 3,3 V, la implementación adolecía de varios errores de diseño (error humano) y los resultados resultaron ser un 40% inferiores (véase la tabla). [39] : 5 

El lutonio 8051

Fabricado en 2003, era un microcontrolador asincrónico casi insensible al retardo diseñado para la eficiencia energética. [40] [39] : 9  La implementación del microcontrolador siguió la arquitectura de Harvard . [40]

Epson

En 2004, Epson fabricó el primer microprocesador flexible del mundo llamado ACT11, un chip asíncrono de 8 bits. [42] [43] [44] [45] [46] Los procesadores flexibles síncronos son más lentos, ya que doblar el material en el que se fabrica un chip provoca variaciones salvajes e impredecibles en los retrasos de varios transistores, para los cuales se deben asumir los peores escenarios en todas partes y todo debe cronometrarse a la peor velocidad posible. El procesador está destinado a su uso en tarjetas inteligentes , cuyos chips están actualmente limitados en tamaño a aquellos lo suficientemente pequeños como para que puedan permanecer perfectamente rígidos.

IBM

En 2014, IBM anunció un chip desarrollado por SyNAPSE que funciona de manera asincrónica, con una de las mayores cantidades de transistores de cualquier chip jamás producido. El chip de IBM consume órdenes de magnitud menos energía que los sistemas informáticos tradicionales en los puntos de referencia de reconocimiento de patrones. [47]

Cronología

Véase también

Notas

  1. ^ Son posibles circuitos globalmente asincrónicos y localmente sincrónicos .
  2. ^ También se utilizó Dhrystone . [39] : 4, 8 

Referencias

  1. ^ ab Horowitz, Mark (2007). "Conferencia sobre diseño avanzado de circuitos VLSI". Universidad de Stanford, Laboratorio de sistemas informáticos. Archivado desde el original el 21 de abril de 2016.
  2. ^ Staunstrup, Jørgen (1994). Un enfoque formal para el diseño de hardware. Boston, Massachusetts, Estados Unidos: Springer Estados Unidos. ISBN 978-1-4615-2764-0.OCLC 852790160  .
  3. ^ abcdefghijklmnop Sparsø, Jens (abril de 2006). "Diseño de circuitos asincrónicos: un tutorial" (PDF) . Universidad Técnica de Dinamarca.
  4. ^ Nowick, SM; Singh, M. (mayo-junio de 2015). "Diseño asincrónico: parte 1: descripción general y avances recientes" (PDF) . IEEE Design and Test . 32 (3): 5–18. doi :10.1109/MDAT.2015.2413759. S2CID  14644656. Archivado desde el original (PDF) el 21 de diciembre de 2018 . Consultado el 27 de agosto de 2019 .
  5. ^ Nowick, SM; Singh, M. (mayo-junio de 2015). «Diseño asincrónico: Parte 2: sistemas y metodologías» (PDF) . IEEE Design and Test . 32 (3): 19–28. doi :10.1109/MDAT.2015.2413757. S2CID  16732793. Archivado desde el original (PDF) el 21 de diciembre de 2018 . Consultado el 27 de agosto de 2019 .
  6. ^ abcdef "¿Por qué el diseño asincrónico?". Galois, Inc. 15 de julio de 2021. Consultado el 4 de diciembre de 2021 .
  7. ^ abcde Myers, Chris J. (2001). Diseño de circuitos asincrónicos. Nueva York: J. Wiley & Sons. ISBN 0-471-46412-0.OCLC 53227301  .
  8. ^ Muller, DE (1955). Teoría de circuitos asincrónicos, Informe n.º 66. Laboratorio de Computación Digital, Universidad de Illinois en Urbana-Champaign.
  9. ^ Miller, Raymond E. (1965). Teoría de la conmutación, vol. II . Wiley.
  10. ^ van Berkel, CH; Josephs, MB; Nowick, SM (febrero de 1999). "Aplicaciones de circuitos asincrónicos" (PDF) . Actas del IEEE . 87 (2): 234–242. doi :10.1109/5.740016. Archivado desde el original (PDF) el 2018-04-03 . Consultado el 2019-08-27 .
  11. ^ Vasyukevich, Vadim O. (1984). "Unión cuántica como operación lógica/dinámica. Definición, implementación y aplicaciones". Control automático y ciencias de la computación . 18 (6): 68–74.(NB. En esta publicación la función todavía se llamaba whenjunction en lugar de venjunction ).
  12. ^ Vasyukevich, Vadim O. (1998). "Secuencias monótonas de conjuntos de datos binarios y su identificación mediante funciones venjuntivas". Control Automático y Ciencias de la Computación . 32 (5): 49–56.
  13. ^ Vasyukevich, Vadim O. (abril de 2007). "Decodificación de secuencias asincrónicas". Control automático y ciencias de la computación . 41 (2). Allerton Press: 93–99. doi :10.3103/S0146411607020058. ISSN  1558-108X. S2CID  21204394.
  14. ^ Vasyukevich, Vadim O. (2009). "Elementos de lógica asincrónica. Venjunción y secuenciación" (PDF) . Archivado (PDF) desde el original el 22 de julio de 2011.(118 páginas)
  15. ^ Vasyukevich, Vadim O. (2011). Escrito en Riga, Letonia. Operadores asincrónicos de lógica secuencial: Venjunction y Sequention — Análisis y diseño de circuitos digitales . Apuntes de clase en ingeniería eléctrica. Vol. 101 (1.ª ed.). Berlín/Heidelberg, Alemania: Springer-Verlag . doi :10.1007/978-3-642-21611-4. ISBN . 978-3-642-21610-7. ISSN  1876-1100. LCCN  2011929655.(xiii+1+123+7 páginas) (NB: La contraportada de este libro indica erróneamente el volumen 4, cuando en realidad es el volumen 101.)
  16. ^ Fant, Karl M. (febrero de 2005). Diseño determinado lógicamente: diseño de sistemas sin reloj con lógica de convención NULL (NCL) (1.ª ed.). Hoboken, Nueva Jersey, EE. UU.: Wiley-Interscience / John Wiley and Sons, Inc. ISBN  978-0-471-68478-7. Número de serie LCCN  2004050923.(xvi+292 páginas)
  17. ^ ab Fant, Karl M. (agosto de 2007). Computer Science Reconsidered: The Invocation Model of Process Expression (1.ª ed.). Hoboken, Nueva Jersey, EE. UU.: Wiley-Interscience / John Wiley and Sons, Inc. ISBN  978-0-471-79814-9. LCCN  2006052821 . Consultado el 23 de julio de 2023 .(xix+1+269 páginas)
  18. ^ Smith, Scott C.; Di, Jia (2009). Diseño de circuitos asincrónicos mediante lógica convencional nula (NCL) (PDF) . Synthesis Lectures on Digital Circuits & Systems. Morgan & Claypool Publishers  [d] . págs. 61–73. eISSN  1932-3174. ISBN 978-1-59829-981-6. ISSN  1932-3166. Conferencia n .° 23. Consultado el 10 de septiembre de 2023.; Smith, Scott C.; Di, Jia (2022) [2009-07-23]. Diseño de circuitos asincrónicos utilizando lógica convencional nula (NCL). Conferencias de síntesis sobre circuitos y sistemas digitales. Universidad de Arkansas , Arkansas, EE. UU.: Springer Nature Switzerland AG . doi :10.1007/978-3-031-79800-9. eISSN  1932-3174. ISBN 978-3-031-79799-6. ISSN  1932-3166. Conferencia n.° 23. Consultado el 10 de septiembre de 2023 .(x+86+6 páginas)
  19. ^ Smith, Scott C.; Di, Jia. "US 7,977,972 Diseño de circuito asincrónico multiumbral de potencia ultrabaja" . Consultado el 12 de diciembre de 2011 .
  20. ^ Rosenblum, L. Ya.; Yakovlev, AV (julio de 1985). "Gráficos de señales: de los autocronometrados a los cronometrados. Actas del taller internacional sobre redes de Petri cronometradas" (PDF) . Turín, Italia: IEEE CS Press. pp. 199–207. Archivado (PDF) desde el original el 23 de octubre de 2003.
  21. ^ Chu, T.-A. (1986-06-01). "Sobre los modelos para el diseño de sistemas digitales asíncronos VLSI". Integración . 4 (2): 99–113. doi :10.1016/S0167-9260(86)80002-5. ISSN  0167-9260.
  22. ^ Yakovlev, Alexandre; Lavagno, Luciano; Sangiovanni-Vincentelli, Alberto (1996-11-01). "Un modelo de gráfico de transición de señal unificado para la síntesis de circuitos de control asíncrono". Métodos formales en el diseño de sistemas . 9 (3): 139–188. doi :10.1007/BF00122081. ISSN  1572-8102. S2CID  26970846.
  23. ^ Cortadella, J.; Kishinevsky, M.; Kondratyev, A.; Lavagno, L.; Yakovlev, A. (2002). Síntesis lógica para controladores e interfaces asíncronos. Springer Series in Advanced Microelectronics. Vol. 8. Berlín/Heidelberg, Alemania: Springer Berlin Heidelberg. doi :10.1007/978-3-642-55989-1. ISBN 978-3-642-62776-7.
  24. ^ "Petrify: Publicaciones relacionadas". www.cs.upc.edu . Consultado el 28 de julio de 2021 .
  25. ^ "Inicio - Workcraft". workcraft.org . Consultado el 28 de julio de 2021 .
  26. ^ abc Nowick, SM; Singh, M. (septiembre-octubre de 2011). "High-Performance Asynchronous Pipelines: an Overview" (PDF) . IEEE Design & Test of Computers . 28 (5): 8–22. doi :10.1109/mdt.2011.71. S2CID  6515750. Archivado desde el original (PDF) el 21 de abril de 2021 . Consultado el 27 de agosto de 2019 .
  27. ^ Nowick, SM; Yun, KY; Beerel, PA; Dooply, AE (marzo de 1997). "Completar especulativamente el diseño de sumadores dinámicos asíncronos de alto rendimiento" (PDF) . Actas del Tercer Simposio Internacional sobre Investigación Avanzada en Circuitos y Sistemas Asíncronos . págs. 210–223. doi :10.1109/ASYNC.1997.587176. ISBN . 0-8186-7922-0. S2CID  1098994. Archivado desde el original (PDF) el 21 de abril de 2021. Consultado el 27 de agosto de 2019 .
  28. ^ Nowick, SM (septiembre de 1996). "Diseño de un sumador asincrónico de baja latencia mediante compleción especulativa" (PDF) . Actas del IEE - Computadoras y técnicas digitales . 143 (5): 301–307. doi :10.1049/ip-cdt:19960704. Archivado desde el original (PDF) el 22 de abril de 2021 . Consultado el 27 de agosto de 2019 .
  29. ^ Sheikh, B.; Manohar, R. (mayo de 2010). "Un sumador de punto flotante de doble precisión IEEE 754 asíncrono optimizado para operandos" (PDF) . Actas del Simposio internacional IEEE sobre circuitos y sistemas asíncronos ('Async') : 151–162. Archivado desde el original (PDF) el 2021-04-21 . Consultado el 2019-08-27 .
  30. ^ ab Sasao, Tsutomu (1993). Síntesis lógica y optimización. Boston, Massachusetts, EE. UU.: Springer USA. ISBN 978-1-4615-3154-8.OCLC 852788081  .
  31. ^ "Epson desarrolla el primer microprocesador asincrónico flexible de 8 bits del mundo" [ enlace muerto permanente ] 2005
  32. ^ ab Furber, Steve. "Principios del diseño de circuitos asincrónicos" (PDF) . Pág. 232. Archivado desde el original (PDF) el 26 de abril de 2012. Consultado el 13 de diciembre de 2011 .
  33. ^ "Manténgalo estrictamente sincrónico: despídase de esos problemas de lógica asincrónica". Personal Engineering and Instrumentation News, noviembre de 1997, páginas 53-55. http://www.fpga-site.com/kiss.html
  34. ^ ab van Leeuwen, TM (2010). Implementación y generación automática de un gráfico de flujo de datos programado asíncrono. Delft.
  35. ^ Kruger, Robert (15 de marzo de 2005). "Reality TV para ingenieros de diseño de FPGA". eetimes.com . Consultado el 11 de noviembre de 2020 .
  36. ^ LARD Archivado el 6 de marzo de 2005 en Wayback Machine.
  37. ^ abcd "En los años 1950 y 1960, el diseño asincrónico se utilizó en muchas de las primeras computadoras mainframe, incluidas ILLIAC I e ILLIAC II..." Breve historia del diseño de circuitos asincrónicos
  38. ^ ab "El Illiac es un ordenador binario asíncrono paralelo en el que los números negativos se representan como complementos de dos". – resumen final de "Técnicas de diseño de Illiac" 1955.
  39. ^ abcdefghij Martin, AJ; Nystrom, M.; Wong, CG (noviembre de 2003). "Tres generaciones de microprocesadores asincrónicos". IEEE Design & Test of Computers . 20 (6): 9–17. doi :10.1109/MDT.2003.1246159. ISSN  0740-7475. S2CID  15164301.
  40. ^ abc Martin, AJ; Nystrom, M.; Papadantonakis, K.; Penzes, PI; Prakash, P.; Wong, CG; Chang, J.; Ko, KS; Lee, B.; Ou, E.; Pugh, J. (2003). "El lutonio: un microcontrolador 8051 asíncrono de subnanojulios". Noveno Simposio Internacional sobre Circuitos y Sistemas Asíncronos, 2003. Actas (PDF) . Vancouver, BC, Canadá: IEEE Comput. Soc. pp. 14–23. doi :10.1109/ASYNC.2003.1199162. ISBN 978-0-7695-1898-5.S2CID13866418  .​
  41. ^ ab Martin, Alain J. (6 de febrero de 2014). "Hace 25 años: el primer microprocesador asincrónico". Informes técnicos de informática. Instituto Tecnológico de California. doi :10.7907/Z9QR4V3H. {{cite journal}}: Requiere citar revista |journal=( ayuda )
  42. ^ "Seiko Epson presenta un procesador flexible a través de la tecnología TFT" Archivado el 1 de febrero de 2010 en Wayback Machine por Mark LaPedus 2005
  43. ^ "Un microprocesador asincrónico 8b flexible basado en tecnología TFT de polisilicio de baja temperatura" por Karaki et al. 2005. Resumen: "Un microprocesador asincrónico 8b flexible ACTII... El nivel de potencia es el 30% del homólogo sincrónico".
  44. ^ "Introducción de las actividades de I+D de TFT en Seiko Epson Corporation" de Tatsuya Shimoda (2005?) tiene una imagen de "Un microprocesador asincrónico flexible de 8 bits, ACT11"
  45. ^ "Epson desarrolla el primer microprocesador asincrónico flexible de 8 bits del mundo"
  46. ^ "Seiko Epson detalla un microprocesador flexible: hojas A4 de papel electrónico en proceso de fabricación" por Paul Kallender 2005
  47. ^ "El programa SyNAPSE desarrolla un chip avanzado inspirado en el cerebro" Archivado el 10 de agosto de 2014 en Wayback Machine . 7 de agosto de 2014.
  48. ^ Historia de Johnniac escrita en 1968
  49. ^ VM Glushkov y EL Yushchenko. Descripción matemática del ordenador "Kiev". URSS, 1962 (en ruso)
  50. ^ "Resurrección informática número 18".
  51. ^ "Completamente asincrónico, sus cien y pico de placas enviaban solicitudes, marcaban los resultados para alguien más, robaban las señales o datos de alguien más y se traicionaban entre sí de todo tipo de formas divertidas que ocasionalmente fallaban (el temporizador de "operación no completada" se activaba y causaba una falla). ... [No] había ningún indicio de una estrategia de sincronización organizada: varios pulsos de "está listo ahora", "ok, adelante", "toma un ciclo" simplemente surgían a través del vasto panel posterior combinados con el estado apropiado y hacían avanzar al siguiente tipo. No sin sus encantos, esta tecnología aparentemente ad hoc facilitó un grado sustancial de superposición... así como la [segmentación y paginación] del mecanismo de dirección Multics a la arquitectura 6000 existente de una manera ingeniosa, modular y sorprendente... . La modificación y depuración del procesador, sin embargo, no era divertida". "Glosario de Multics: ... 6180"
  52. ^ "10/81... DPS 8/70M CPUs" Cronología de Multics
  53. ^ "La Serie 60, Nivel 68 fue simplemente una nueva versión del 6180". Características del hardware de Multics: Serie 60, Nivel 68
  54. ^ AA Vasenkov, VL Dshkhunian, PR Mashevich, PV Nesterov, VV Telenkov, Ju. E. Chicherin, DI Juditsky, "Sistema informático con microprocesador", patente US4124890, 7 de noviembre de 1978
  55. ^ Capítulo 4.5.3 de la biografía de DI Juditsky (en ruso)
  56. ^ "Series 587 - Colección de chips de la ex URSS". Archivado desde el original el 17 de julio de 2015. Consultado el 16 de julio de 2015 .
  57. ^ "Series 588 - Colección de chips de la ex URSS". Archivado desde el original el 17 de julio de 2015. Consultado el 16 de julio de 2015 .
  58. ^ "Series 1883/U830 - Colección de chips ex-URSS". Archivado desde el original el 22 de julio de 2015. Consultado el 19 de julio de 2015 .
  59. ^ abc "Una arquitectura asincrónica basada en red para dispositivos criptográficos" por Ljiljana Spadavecchia 2005 en la sección "4.10.2 Análisis de canal lateral de arquitecturas asincrónicas de doble carril" y la sección "5.5.5.1 Conjunto de instrucciones"
  60. ^ Zhang, Qianyi; Theodoropoulos, Georgios (2003). "Hacia un procesador MIPS asincrónico". En Omondi, Amos; Sedukhin, Stanislav (eds.). Avances en la arquitectura de sistemas informáticos . Apuntes de clase en informática. Berlín, Heidelberg: Springer. págs. 137–150. doi :10.1007/978-3-540-39864-6_12. ISBN 978-3-540-39864-6.
  61. ^ "Handshake Solutions HT80C51" "Handshake Solutions HT80C51 es una implementación 80C51 asíncrona y de bajo consumo que utiliza tecnología de protocolo de enlace, compatible con el conjunto de instrucciones 8051 estándar".
  62. ^ ab Lines, Andrew (marzo de 2007). "El vórtice: un procesador asincrónico superescalar". 13.º Simposio internacional IEEE sobre circuitos y sistemas asincrónicos (ASYNC'07) . pp. 39–48. doi :10.1109/ASYNC.2007.28. ISBN 978-0-7695-2771-0. Número de identificación del sujeto  33189213.
  63. ^ Lines, A. (2003). "Nexus: una interconexión de barras cruzadas asincrónica para diseños de sistemas en chip sincrónicos". 11.° simposio sobre interconexiones de alto rendimiento, 2003. Actas . Stanford, CA, EE. UU.: IEEE Comput. Soc. pp. 2–9. doi :10.1109/CONECT.2003.1231470. ISBN. 978-0-7695-2012-4.S2CID1799204  .​
  64. ^ Descripción general de SEAforth Archivado el 2 de febrero de 2008 en Wayback Machine "... diseño de circuito asincrónico en todo el chip. No hay un reloj central con miles de millones de nodos tontos que disipan energía inútil... los núcleos del procesador son asincrónicos internamente".
  65. ^ "GreenArrayChips" "Chips multicomputadoras de consumo ultrabajo con periféricos integrados".
  66. ^ Tiempo: IP del núcleo TAM16 asíncrono
  67. ^ "ASPIDA sync/async DLX Core". OpenCores.org . Consultado el 5 de septiembre de 2014 .
  68. ^ "Procesador DLX asíncrono de código abierto (ASPIDA)".

Lectura adicional

Enlaces externos