Semiconductor de óxido metálico complementario ( CMOS, pronunciado "sea-moss", / s iː m ɑː s / , /- ɒ s / ) es un tipo de proceso de fabricación de transistores de efecto de campo semiconductores de óxido metálico (MOSFET) que utiliza Pares complementarios y simétricos de MOSFET tipo p y tipo n para funciones lógicas. [1] La tecnología CMOS se utiliza para construir chips de circuitos integrados (IC), incluidos microprocesadores , microcontroladores , chips de memoria (incluido CMOS BIOS ) y otros circuitos lógicos digitales . La tecnología CMOS también se utiliza para circuitos analógicos como sensores de imagen ( sensores CMOS ), convertidores de datos , circuitos de RF ( RF CMOS ) y transceptores altamente integrados para muchos tipos de comunicación.
El proceso CMOS fue concebido originalmente por Frank Wanlass en Fairchild Semiconductor y presentado por Wanlass y Chih-Tang Sah en la Conferencia Internacional de Circuitos de Estado Sólido en 1963. Posteriormente, Wanlass presentó la patente estadounidense 3.356.858 para circuitos CMOS y fue concedida en 1967. RCA comercializó la tecnología con la marca "COS-MOS" a finales de los años 1960, lo que obligó a otros fabricantes a buscar otro nombre, lo que llevó a que "CMOS" se convirtiera en el nombre estándar para la tecnología a principios de los años 1970. CMOS superó a la lógica NMOS como el proceso de fabricación de MOSFET dominante para chips de integración a muy gran escala (VLSI) en la década de 1980, reemplazando también la tecnología anterior de lógica transistor-transistor (TTL). Desde entonces, CMOS sigue siendo el proceso de fabricación estándar para dispositivos semiconductores MOSFET en chips VLSI. En 2011 [actualizar], el 99% de los chips IC, incluida la mayoría de los circuitos integrados digitales , analógicos y de señal mixta , se fabricaron con tecnología CMOS. [2]
Dos características importantes de los dispositivos CMOS son la alta inmunidad al ruido y el bajo consumo de energía estática . [3] Dado que un transistor del par MOSFET siempre está apagado, la combinación en serie consume una energía significativa solo momentáneamente durante el cambio entre los estados encendido y apagado. En consecuencia, los dispositivos CMOS no producen tanto calor residual como otras formas de lógica, como la lógica NMOS o la lógica transistor-transistor (TTL), que normalmente tienen cierta corriente estacionaria incluso cuando no cambian de estado. Estas características permiten que CMOS integre una alta densidad de funciones lógicas en un chip. Fue principalmente por esta razón que CMOS se convirtió en la tecnología más utilizada para implementarse en chips VLSI.
La frase "semiconductor de óxido de metal" es una referencia a la estructura física de los transistores de efecto de campo MOS , que tienen un electrodo de puerta metálica colocado encima de un aislante de óxido, que a su vez está encima de un material semiconductor . Antiguamente se utilizaba aluminio , pero ahora el material es polisilicio . Otras puertas metálicas han regresado con la llegada de materiales dieléctricos de alto κ en el proceso CMOS, como lo anunciaron IBM e Intel para el nodo de 45 nanómetros y tamaños más pequeños. [4]
El principio de simetría complementaria fue introducido por primera vez por George Sziklai en 1953, quien luego analizó varios circuitos bipolares complementarios. Paul Weimer , también en RCA , inventó en 1962 los circuitos complementarios de transistores de película delgada (TFT), un pariente cercano del CMOS. Inventó circuitos flip-flop e inversores complementarios, pero no trabajó en una lógica complementaria más compleja. Fue la primera persona capaz de colocar TFT de canal p y canal n en un circuito sobre el mismo sustrato. Tres años antes, John T. Wallmark y Sanford M. Marcus publicaron una variedad de funciones lógicas complejas implementadas como circuitos integrados utilizando JFET , incluidos circuitos de memoria complementarios. Frank Wanlass estaba familiarizado con el trabajo realizado por Weimer en RCA. [5] [6] [7] [8] [9] [10]
El MOSFET (transistor de efecto de campo semiconductor de óxido metálico, o transistor MOS) fue inventado por Mohamed M. Atalla y Dawon Kahng en Bell Labs en 1959. Originalmente había dos tipos de procesos de fabricación de MOSFET , PMOS ( MOS tipo p ). y NMOS ( MOS tipo n ). [11] Ambos tipos fueron desarrollados por Atalla y Kahng cuando inventaron originalmente el MOSFET, fabricando dispositivos PMOS y NMOS con longitudes de puerta de 20 µm y luego de 10 µm en 1960. [12] [13] Si bien el MOSFET fue inicialmente pasado por alto e ignorado por Bell Labs a favor de los transistores bipolares , [12] la invención MOSFET generó un interés significativo en Fairchild Semiconductor . [11] Basado en el trabajo de Atalla, [14] Chih-Tang Sah introdujo la tecnología MOS en Fairchild con su tetrodo de efecto de campo controlado por MOS fabricado a finales de 1960. [11]
Chih-Tang Sah y Frank Wanlass de Fairchild desarrollaron un nuevo tipo de lógica MOSFET que combina los procesos PMOS y NMOS, llamado MOS complementario (CMOS) . En febrero de 1963 publicaron el invento en un artículo de investigación . [15] [16] Tanto en el artículo de investigación como en la patente presentada por Wanlass, se describió la fabricación de dispositivos CMOS, sobre la base de la oxidación térmica de un sustrato de silicio para producir una capa de dióxido de silicio ubicada entre el contacto de drenaje y el contacto de origen. [17] [16]
CMOS fue comercializado por RCA a finales de los años 1960. RCA adoptó CMOS para el diseño de circuitos integrados (CI), desarrolló circuitos CMOS para una computadora de la Fuerza Aérea en 1965 y luego un chip de memoria CMOS SRAM de 288 bits en 1968. [15] RCA también usó CMOS para sus circuitos integrados de la serie 4000 en 1968, comenzando con un proceso de fabricación de semiconductores de 20 μm antes de escalar gradualmente a un proceso de 10 μm durante los siguientes años. [18]
Inicialmente, la industria estadounidense de semiconductores pasó por alto la tecnología CMOS y prefirió NMOS, que era más potente en aquel momento. Sin embargo, los fabricantes japoneses de semiconductores adoptaron y avanzaron rápidamente CMOS debido a su bajo consumo de energía, lo que llevó al auge de la industria japonesa de semiconductores. [19] Toshiba desarrolló C²MOS (Clocked CMOS), una tecnología de circuito con menor consumo de energía y velocidad de funcionamiento más rápida que el CMOS ordinario, en 1969. Toshiba utilizó su tecnología C²MOS para desarrollar un chip de integración a gran escala (LSI) para Elsi de Sharp . Mini calculadora de bolsillo LED , desarrollada en 1971 y lanzada en 1972. [20] Suwa Seikosha (ahora Seiko Epson ) comenzó a desarrollar un chip CMOS IC para un reloj de cuarzo Seiko en 1969, y comenzó la producción en masa con el lanzamiento del Seiko Analog Quartz. 38SQW en 1971. [21] El primer producto electrónico de consumo CMOS producido en masa fue el reloj digital Hamilton Pulsar "Wrist Computer", lanzado en 1970. [22] Debido al bajo consumo de energía, la lógica CMOS se ha utilizado ampliamente para calculadoras y relojes desde la década de 1970. [23]
Los primeros microprocesadores de principios de la década de 1970 fueron los procesadores PMOS, que inicialmente dominaron la industria de los microprocesadores . A finales de la década de 1970, los microprocesadores NMOS habían superado a los procesadores PMOS. [24] Los microprocesadores CMOS se introdujeron en 1975, con el Intersil 6100 , [24] y RCA CDP 1801 . [25] Sin embargo, los procesadores CMOS no se volvieron dominantes hasta la década de 1980. [24]
Inicialmente, CMOS era más lento que la lógica NMOS , por lo que NMOS se utilizó más ampliamente para las computadoras en la década de 1970. [23] El chip de memoria CMOS Intel 5101 (1 kb SRAM ) (1974) tenía un tiempo de acceso de 800 ns , [26] [27] mientras que el chip NMOS más rápido en ese momento, la memoria HMOS Intel 2147 (4 kb SRAM) chip (1976), tuvo un tiempo de acceso de 55/70 ns. [23] [27] En 1978, un equipo de investigación de Hitachi dirigido por Toshiaki Masuhara introdujo el proceso Hi-CMOS de dos pozos, con su chip de memoria HM6147 (SRAM de 4 kb), fabricado con un proceso de 3 μm . [23] [28] [29] El chip Hitachi HM6147 pudo igualar el rendimiento ( acceso de 55/70 ns) del chip Intel 2147 HMOS, mientras que el HM6147 también consumió significativamente menos energía (15 mA ) que el 2147 (110 mamá). Con un rendimiento comparable y un consumo de energía mucho menor, el proceso CMOS de doble pozo finalmente superó a NMOS como el proceso de fabricación de semiconductores más común para computadoras en la década de 1980. [23]
En la década de 1980, los microprocesadores CMOS superaron a los microprocesadores NMOS. [24] La nave espacial Galileo de la NASA , enviada a orbitar Júpiter en 1989, utilizó el microprocesador CMOS RCA 1802 debido a su bajo consumo de energía. [22]
Intel introdujo un proceso de 1,5 μm para la fabricación de dispositivos semiconductores CMOS en 1983. [30] A mediados de la década de 1980, Bijan Davari de IBM desarrolló tecnología CMOS submicrónica profunda , de alto rendimiento y bajo voltaje , que permitió el desarrollo de computadoras más rápidas. así como computadoras portátiles y dispositivos electrónicos de mano que funcionan con baterías . [31] En 1988, Davari dirigió un equipo de IBM que demostró un proceso CMOS de 250 nanómetros de alto rendimiento . [32]
Fujitsu comercializó un proceso CMOS de 700 nm en 1987, [30] y luego Hitachi, Mitsubishi Electric , NEC y Toshiba comercializaron un proceso CMOS de 500 nm en 1989. [33] En 1993, Sony comercializó un proceso CMOS de 350 nm , mientras que Hitachi y NEC comercializaron 250 nm CMOS. Hitachi introdujo un proceso CMOS de 160 nm en 1995, luego Mitsubishi introdujo un CMOS de 150 nm en 1996 y luego Samsung Electronics introdujo un proceso de 140 nm en 1999. [33]
En 2000, Gurtej Singh Sandhu y Trung T. Doan de Micron Technology inventaron películas dieléctricas de alto κ de deposición de capas atómicas , lo que llevó al desarrollo de un proceso CMOS de 90 nm rentable . [31] [34] Toshiba y Sony desarrollaron un proceso CMOS de 65 nm en 2002, [35] y luego TSMC inició el desarrollo de la lógica CMOS de 45 nm en 2004. [36] El desarrollo del patrón doble de tono por Gurtej Singh Sandhu en Micron La tecnología condujo al desarrollo de CMOS de clase de 30 nm en la década de 2000. [31]
CMOS se utiliza en la mayoría de los dispositivos LSI y VLSI modernos . [23] A partir de 2010, las CPU con el mejor rendimiento por vatio cada año han sido de lógica estática CMOS desde 1976. [ cita necesaria ] A partir de 2019, la tecnología CMOS plana sigue siendo la forma más común de fabricación de dispositivos semiconductores, pero se está reemplazado por la tecnología FinFET no plana , que es capaz de fabricar nodos semiconductores de menos de 20 nm. [37]
"CMOS" se refiere tanto a un estilo particular de diseño de circuitos digitales como a la familia de procesos utilizados para implementar esos circuitos en circuitos integrados (chips). Los circuitos CMOS disipan menos energía que las familias lógicas con cargas resistivas. Dado que esta ventaja ha aumentado y se ha vuelto más importante, los procesos y variantes CMOS han llegado a dominar, por lo que la gran mayoría de la fabricación de circuitos integrados modernos se basa en procesos CMOS. [38] La lógica CMOS consume alrededor de una séptima parte de la potencia de la lógica NMOS , [23] y aproximadamente el 0,00001% de la potencia de la lógica bipolar transistor-transistor (TTL). [39] [40]
Los circuitos CMOS utilizan una combinación de transistores de efecto de campo semiconductores de óxido metálico (MOSFET) de tipo p y tipo n para implementar puertas lógicas y otros circuitos digitales. Aunque la lógica CMOS se puede implementar con dispositivos discretos para demostraciones, los productos CMOS comerciales son circuitos integrados compuestos por hasta miles de millones de transistores de ambos tipos, en una pieza rectangular de silicio que suele tener entre 10 y 400 mm 2 . [ cita necesaria ]
CMOS siempre utiliza todos los MOSFET en modo de mejora (en otras palabras, un voltaje cero de puerta a fuente apaga el transistor). [41]
Los circuitos CMOS están construidos de tal manera que todos los transistores semiconductores de óxido metálico (PMOS) de tipo P deben tener una entrada de la fuente de voltaje o de otro transistor PMOS. De manera similar, todos los transistores NMOS deben tener una entrada desde tierra o desde otro transistor NMOS. La composición de un transistor PMOS crea una baja resistencia entre sus contactos de fuente y drenaje cuando se aplica un voltaje de puerta bajo y una resistencia alta cuando se aplica un voltaje de puerta alto. Por otro lado, la composición de un transistor NMOS crea una alta resistencia entre la fuente y el drenaje cuando se aplica un voltaje de puerta bajo y una resistencia baja cuando se aplica un voltaje de puerta alto. CMOS logra una reducción de corriente complementando cada nMOSFET con un pMOSFET y conectando ambas compuertas y ambos drenajes. Un alto voltaje en las puertas hará que el nMOSFET conduzca y el pMOSFET no conduzca, mientras que un bajo voltaje en las puertas provocará lo contrario. Esta disposición reduce en gran medida el consumo de energía y la generación de calor. Sin embargo, durante el tiempo de conmutación, los MOSFET pMOS y nMOS conducen brevemente a medida que el voltaje de la puerta pasa de un estado a otro. Esto induce un breve aumento en el consumo de energía y se convierte en un problema grave en las altas frecuencias.
La imagen adyacente muestra lo que sucede cuando una entrada se conecta tanto a un transistor PMOS (parte superior del diagrama) como a un transistor NMOS (parte inferior del diagrama). Vdd es un voltaje positivo conectado a una fuente de alimentación y Vss es tierra. A es la entrada y Q es la salida.
Cuando el voltaje de A es bajo (es decir, cerca de Vss), el canal del transistor NMOS está en un estado de alta resistencia, desconectando Vss de Q. El canal del transistor PMOS está en un estado de baja resistencia, conectando Vdd a Q. Q, por lo tanto, registra Vdd.
Por otro lado, cuando el voltaje de A es alto (es decir, cerca de Vdd), el transistor PMOS está en un estado de alta resistencia, desconectando Vdd de Q. El transistor NMOS está en un estado de baja resistencia, conectando Vss a Q. Ahora , Q registra Vss.
En resumen, las salidas de los transistores PMOS y NMOS son complementarias, de modo que cuando la entrada es baja, la salida es alta y cuando la entrada es alta, la salida es baja. No importa cuál sea la entrada, la salida nunca se deja flotante (la carga nunca se almacena debido a la capacitancia del cable y la falta de drenaje eléctrico/tierra). Debido a este comportamiento de entrada y salida, la salida del circuito CMOS es la inversa de la entrada.
Las resistencias de los transistores nunca son exactamente iguales a cero o infinito, por lo que Q nunca será exactamente igual a Vss o Vdd, pero Q siempre estará más cerca de Vss que A de Vdd (o viceversa si A estuviera cerca de Vss). Sin esta amplificación, habría un límite muy bajo para el número de puertas lógicas que podrían encadenarse en serie, y la lógica CMOS con miles de millones de transistores sería imposible.
Los pines de fuente de alimentación para CMOS se denominan V DD y V SS , o V CC y Tierra (GND), según el fabricante. V DD y V SS son remanentes de circuitos MOS convencionales y representan los suministros de drenaje y fuente . [42] Estos no se aplican directamente a CMOS, ya que ambos suministros son en realidad suministros fuente. V CC y Ground son remanentes de la lógica TTL y esa nomenclatura se ha mantenido con la introducción de la línea 54C/74C de CMOS.
Una característica importante de un circuito CMOS es la dualidad que existe entre sus transistores PMOS y sus transistores NMOS. Se crea un circuito CMOS para permitir que siempre exista una ruta desde la salida hasta la fuente de alimentación o tierra. Para lograr esto, el conjunto de todos los caminos a la fuente de voltaje debe ser el complemento del conjunto de todos los caminos a tierra. Esto se puede lograr fácilmente definiendo uno en términos del NO del otro. Debido a la lógica basada en las leyes de De Morgan , los transistores PMOS en paralelo tienen transistores NMOS correspondientes en serie, mientras que los transistores PMOS en serie tienen transistores NMOS correspondientes en paralelo.
Las funciones lógicas más complejas, como las que involucran puertas AND y OR, requieren manipular las rutas entre las puertas para representar la lógica. Cuando una ruta consta de dos transistores en serie, ambos transistores deben tener baja resistencia al voltaje de suministro correspondiente, modelando un AND. Cuando una ruta consta de dos transistores en paralelo, uno o ambos transistores deben tener baja resistencia para conectar el voltaje de suministro a la salida, modelando un OR.
A la derecha se muestra un diagrama de circuito de una puerta NAND en lógica CMOS. Si ambas entradas A y B están altas, entonces ambos transistores NMOS (mitad inferior del diagrama) conducirán, ninguno de los transistores PMOS (mitad superior) conducirá y se establecerá una ruta conductora entre la salida y V. ss (tierra), bajando la salida. Si ambas entradas A y B están bajas, entonces ninguno de los transistores NMOS conducirá, mientras que ambos transistores PMOS conducirán, estableciendo una ruta conductora entre la salida y V dd (fuente de voltaje), elevando la salida a nivel alto. Si cualquiera de las entradas A o B está baja, uno de los transistores NMOS no conducirá, uno de los transistores PMOS sí, y se establecerá una ruta conductora entre la salida y V dd (fuente de voltaje), lo que elevará la salida. Como la única configuración de las dos entradas que da como resultado una salida baja es cuando ambas están altas, este circuito implementa una puerta lógica NAND (NO Y).
Una ventaja de la lógica CMOS sobre la lógica NMOS es que tanto las transiciones de salida de baja a alta como de alta a baja son rápidas ya que los transistores pull-up (PMOS) tienen baja resistencia cuando se encienden, a diferencia de las resistencias de carga en la lógica NMOS. Además, la señal de salida oscila todo el voltaje entre los rieles alto y bajo. Esta respuesta fuerte y más casi simétrica también hace que el CMOS sea más resistente al ruido.
Consulte Esfuerzo lógico para conocer un método para calcular el retraso en un circuito CMOS.
Este ejemplo muestra un dispositivo lógico NAND dibujado como una representación física tal como se fabricaría. La perspectiva del diseño físico es una "vista aérea" de una pila de capas. El circuito está construido sobre un sustrato tipo P. El polisilicio , la difusión y el pozo n se denominan "capas base" y en realidad se insertan en las zanjas del sustrato tipo P. (Consulte los pasos 1 a 6 en el diagrama de proceso a continuación a la derecha). Los contactos penetran una capa aislante entre las capas base y la primera capa de metal (metal1) haciendo una conexión.
Las entradas a la NAND (ilustradas en color verde) son de polisilicio. Los transistores (dispositivos) están formados por la intersección del polisilicio y la difusión; Difusión de N para el dispositivo N y difusión de P para el dispositivo P (ilustrados en color salmón y amarillo respectivamente). La salida ("out") está conectada entre sí en metal (ilustrado en color cian). Las conexiones entre metal y polisilicio o difusión se realizan a través de contactos (ilustrados como cuadrados negros). El ejemplo de diseño físico coincide con el circuito lógico NAND proporcionado en el ejemplo anterior.
El dispositivo N se fabrica sobre un sustrato tipo P mientras que el dispositivo P se fabrica en un pozo tipo N (pozo n). Un "grifo" de sustrato tipo P está conectado a V SS y un grifo de n pozos tipo N está conectado a V DD para evitar el enganche .
La lógica CMOS disipa menos energía que los circuitos lógicos NMOS porque CMOS disipa energía sólo cuando se conmuta ("potencia dinámica"). En un ASIC típico en un proceso moderno de 90 nanómetros , cambiar la salida puede tardar 120 picosegundos y ocurre una vez cada diez nanosegundos. La lógica NMOS disipa energía siempre que el transistor está encendido, porque hay una ruta de corriente desde V dd a V ss a través de la resistencia de carga y la red tipo n.
Las puertas CMOS estáticas son muy eficientes energéticamente porque disipan casi cero energía cuando están inactivas. Anteriormente, el consumo de energía de los dispositivos CMOS no era la principal preocupación al diseñar chips. Factores como la velocidad y el área dominaron los parámetros de diseño. A medida que la tecnología CMOS se movió por debajo de niveles submicrónicos, el consumo de energía por unidad de área del chip aumentó enormemente.
En términos generales, la disipación de potencia en los circuitos CMOS se produce debido a dos componentes, estático y dinámico:
Tanto los transistores NMOS como los PMOS tienen un voltaje umbral puerta-fuente (Vth ) , por debajo del cual la corriente (llamada corriente subumbral ) a través del dispositivo cae exponencialmente. Históricamente, los diseños CMOS operaban con voltajes de suministro mucho mayores que sus voltajes umbral (V dd podría haber sido 5 V, y V th tanto para NMOS como para PMOS podría haber sido 700 mV). Un tipo especial de transistor utilizado en algunos circuitos CMOS es el transistor nativo , con un voltaje de umbral cercano a cero .
El SiO 2 es un buen aislante, pero a niveles de espesor muy pequeños los electrones pueden atravesar un aislamiento muy delgado; la probabilidad disminuye exponencialmente con el espesor del óxido. La corriente de túnel se vuelve muy importante para los transistores con tecnología inferior a 130 nm con óxidos de puerta de 20 Å o menos.
Se forman pequeñas corrientes de fuga inversa debido a la formación de polarización inversa entre regiones de difusión y pozos (por ejemplo, difusión tipo p frente a pozo n), pozos y sustrato (por ejemplo, pozo n frente a sustrato p). En los procesos modernos, la fuga de diodo es muy pequeña en comparación con las corrientes subumbral y de túnel, por lo que pueden despreciarse durante los cálculos de potencia.
Si las proporciones no coinciden, es posible que haya diferentes corrientes de PMOS y NMOS; Esto puede provocar un desequilibrio y, por lo tanto, una corriente inadecuada hace que el CMOS se caliente y disipe energía innecesariamente. Además, estudios recientes han demostrado que la potencia de fuga se reduce debido a los efectos del envejecimiento como compensación para que los dispositivos se vuelvan más lentos. [43]
Para acelerar los diseños, los fabricantes han cambiado a construcciones que tienen umbrales de voltaje más bajos, pero debido a esto, un transistor NMOS moderno con un V th de 200 mV tiene una corriente de fuga por debajo del umbral significativa . Los diseños (por ejemplo, procesadores de escritorio) que incluyen una gran cantidad de circuitos que no conmutan activamente aún consumen energía debido a esta corriente de fuga. La potencia de fuga es una parte importante de la potencia total consumida por dichos diseños. El CMOS de umbral múltiple (MTCMOS), ahora disponible en las fundiciones, es un enfoque para gestionar las fugas de energía. Con MTCMOS, los transistores de V th alto se usan cuando la velocidad de conmutación no es crítica, mientras que los transistores de V th bajo se usan en rutas sensibles a la velocidad. Otros avances tecnológicos que utilizan dieléctricos de compuerta aún más delgados tienen un componente de fuga adicional debido al túnel de corriente a través del dieléctrico de compuerta extremadamente delgado. El uso de dieléctricos de alto κ en lugar de dióxido de silicio , que es el dieléctrico de compuerta convencional, permite un rendimiento similar del dispositivo, pero con un aislante de compuerta más grueso, evitando así esta corriente. La reducción de la potencia de fuga mediante el uso de nuevos materiales y diseños de sistemas es fundamental para mantener el escalado de CMOS. [44]
Los circuitos CMOS disipan energía cargando las diversas capacitancias de carga (principalmente capacitancia de puerta y cable, pero también drenaje y algunas capacitancias de fuente) cada vez que se conmutan. En un ciclo completo de lógica CMOS, la corriente fluye desde V DD a la capacitancia de carga para cargarla y luego fluye desde la capacitancia de carga cargada (C L ) a tierra durante la descarga. Por lo tanto, en un ciclo completo de carga/descarga, se transfiere un total de Q=C L V DD de V DD a tierra. Multiplique por la frecuencia de conmutación en las capacitancias de carga para obtener la corriente utilizada y multiplique nuevamente por el voltaje promedio para obtener la potencia de conmutación característica disipada por un dispositivo CMOS: .
Dado que la mayoría de las puertas no operan/cambian en cada ciclo de reloj , a menudo van acompañadas de un factor , llamado factor de actividad. Ahora, la disipación de potencia dinámica se puede reescribir como
Un reloj en un sistema tiene un factor de actividad α=1, ya que sube y baja en cada ciclo. La mayoría de los datos tienen un factor de actividad de 0,1. [45] Si se estima la capacitancia de carga correcta en un nodo junto con su factor de actividad, la disipación de potencia dinámica en ese nodo se puede calcular de manera efectiva.
Dado que existe un tiempo finito de subida/bajada tanto para pMOS como para nMOS, durante la transición, por ejemplo, de apagado a encendido, ambos transistores estarán encendidos durante un pequeño período de tiempo en el que la corriente encontrará un camino directamente desde V DD a tierra, creando así una corriente de cortocircuito , a veces llamada corriente de palanca . La disipación de potencia en cortocircuito aumenta con el tiempo de subida y bajada de los transistores.
Esta forma de consumo de energía se volvió significativa en la década de 1990, cuando los cables de los chips se hicieron más estrechos y los cables largos se volvieron más resistivos. Las puertas CMOS al final de esos cables resistivos ven transiciones de entrada lentas. Un diseño cuidadoso que evita cables largos y delgados débilmente conducidos reduce este efecto, pero la potencia de la palanca puede ser una parte sustancial de la potencia dinámica del CMOS.
Los transistores parásitos que son inherentes a la estructura CMOS pueden activarse mediante señales de entrada fuera del rango operativo normal, por ejemplo, descargas electrostáticas o reflexiones de línea . El bloqueo resultante puede dañar o destruir el dispositivo CMOS. Los diodos de abrazadera se incluyen en los circuitos CMOS para manejar estas señales. Las hojas de datos de los fabricantes especifican la corriente máxima permitida que puede fluir a través de los diodos.
Además de las aplicaciones digitales, la tecnología CMOS también se utiliza en aplicaciones analógicas . Por ejemplo, hay circuitos integrados de amplificador operacional CMOS disponibles en el mercado. Las puertas de transmisión se pueden utilizar como multiplexores analógicos en lugar de relés de señal . La tecnología CMOS también se utiliza ampliamente para circuitos de RF hasta frecuencias de microondas, en aplicaciones de señal mixta (analógica+digital). [ cita necesaria ]
RF CMOS se refiere a circuitos RF ( circuitos de radiofrecuencia ) que se basan en tecnología de circuito integrado CMOS de señal mixta . Se utilizan ampliamente en la tecnología de telecomunicaciones inalámbricas . RF CMOS fue desarrollado por Asad Abidi mientras trabajaba en UCLA a finales de los años 1980. Esto cambió la forma en que se diseñaban los circuitos de RF, lo que llevó a la sustitución de transistores bipolares discretos por circuitos integrados CMOS en los transceptores de radio . [46] Permitió terminales de usuario final sofisticados, portátiles y de bajo costo , y dio lugar a unidades pequeñas, de bajo costo, de bajo consumo y portátiles para una amplia gama de sistemas de comunicación inalámbrica. Esto permitió la comunicación "en cualquier momento y en cualquier lugar" y ayudó a generar la revolución inalámbrica , lo que condujo al rápido crecimiento de la industria inalámbrica. [47]
Los procesadores de banda base [48] [49] y los transceptores de radio de todos los dispositivos de redes inalámbricas y teléfonos móviles modernos se producen en masa utilizando dispositivos RF CMOS. [46] Los circuitos RF CMOS se utilizan ampliamente para transmitir y recibir señales inalámbricas, en una variedad de aplicaciones, como tecnología satelital (como GPS ), bluetooth , Wi-Fi , comunicación de campo cercano (NFC), redes móviles (como como 3G y 4G ), transmisión terrestre y aplicaciones de radar automotriz , entre otros usos. [50]
Ejemplos de chips RF CMOS comerciales incluyen el teléfono inalámbrico DECT de Intel y los chips 802.11 ( Wi-Fi ) creados por Atheros y otras empresas. [51] Los productos comerciales RF CMOS también se utilizan para redes Bluetooth y LAN inalámbrica (WLAN). [52] RF CMOS también se utiliza en transceptores de radio para estándares inalámbricos como GSM , Wi-Fi y Bluetooth, transceptores para redes móviles como 3G y unidades remotas en redes de sensores inalámbricos (WSN). [53]
La tecnología RF CMOS es crucial para las comunicaciones inalámbricas modernas, incluidas las redes inalámbricas y los dispositivos de comunicación móviles . Una de las empresas que comercializó la tecnología RF CMOS fue Infineon . Sus conmutadores CMOS RF a granel venden más de mil millones de unidades al año, alcanzando un total acumulado de 5 mil millones de unidades, a partir de 2018 [actualizar]. [54]
Los dispositivos CMOS convencionales funcionan en un rango de −55 °C a +125 °C.
Ya en agosto de 2008 había indicios teóricos de que el CMOS de silicio funcionará hasta -233 °C (40 K ). [55] Desde entonces, se han logrado temperaturas de funcionamiento cercanas a los 40 K utilizando procesadores AMD Phenom II overclockeados con una combinación de refrigeración por nitrógeno líquido y helio líquido . [56]
Los dispositivos CMOS de carburo de silicio se han probado durante un año a 500 °C. [57] [58]
Los MOSFET ultrapequeños (L = 20 nm, W = 20 nm) alcanzan el límite de un solo electrón cuando se operan a temperatura criogénica en un rango de −269 °C (4 K ) a aproximadamente −258 °C (15 K ). El transistor presenta un bloqueo de Coulomb debido a la carga progresiva de los electrones uno a uno. El número de electrones confinados en el canal está determinado por el voltaje de la puerta, a partir de una ocupación de cero electrones, y puede establecerse en uno o varios. [59]
Aquellos de nosotros activos en la investigación de materiales y dispositivos de silicio durante 1956-1960 consideramos que este exitoso esfuerzo del grupo Bell Labs dirigido por Atalla para estabilizar la superficie de silicio era el avance tecnológico más importante y significativo, que abrió el camino que condujo a la tecnología de circuitos integrados de silicio. desarrollos en la segunda fase y producción en volumen en la tercera fase.
La diferencia dominante es la potencia: ¡las puertas CMOS pueden consumir unas 100.000 veces menos energía que sus equivalentes TTL!
{{cite web}}: Mantenimiento CS1: copia archivada como título ( enlace )