El semiconductor de óxido metálico complementario ( CMOS , pronunciado "sea-moss", / s iː m ɑː s / , /- ɒ s / ) es un tipo de proceso de fabricación de transistores de efecto de campo (MOSFET) de óxido metálico semiconductor que utiliza pares complementarios y simétricos de MOSFET de tipo p y tipo n para funciones lógicas. [1] La tecnología CMOS se utiliza para construir chips de circuitos integrados (CI), incluidos microprocesadores , microcontroladores , chips de memoria (incluidos BIOS CMOS ) y otros circuitos lógicos digitales . La tecnología CMOS también se utiliza para circuitos analógicos como sensores de imagen ( sensores CMOS ), convertidores de datos , circuitos de RF ( RF CMOS ) y transceptores altamente integrados para muchos tipos de comunicación.
En 1948, Bardeen y Brattain patentaron un transistor de puerta aislada (IGFET) con una capa de inversión. El concepto de Bardeen constituye la base de la tecnología CMOS actual. El proceso CMOS fue presentado por Frank Wanlass y Chih-Tang Sah de Fairchild Semiconductor en la Conferencia Internacional de Circuitos de Estado Sólido en 1963. Wanlass presentó más tarde la patente estadounidense 3.356.858 para circuitos CMOS y se le concedió en 1967. RCA comercializó la tecnología con la marca registrada "COS-MOS" a finales de los años 60, obligando a otros fabricantes a buscar otro nombre, lo que llevó a que "CMOS" se convirtiera en el nombre estándar para la tecnología a principios de los años 70. CMOS superó a la lógica NMOS como el proceso de fabricación de MOSFET dominante para chips de integración a muy gran escala (VLSI) en los años 80, reemplazando también a la anterior tecnología de lógica transistor-transistor (TTL). Desde entonces, el CMOS sigue siendo el proceso de fabricación estándar para dispositivos semiconductores MOSFET en chips VLSI. En 2011 , el 99 % de los chips de circuitos integrados, incluidos la mayoría de los circuitos integrados digitales , analógicos y de señal mixta , se fabricaban utilizando tecnología CMOS. [2][actualizar]
Dos características importantes de los dispositivos CMOS son la alta inmunidad al ruido y el bajo consumo de energía estática . [3] Dado que un transistor del par MOSFET está siempre apagado, la combinación en serie consume energía significativa solo momentáneamente durante la conmutación entre estados encendido y apagado. En consecuencia, los dispositivos CMOS no producen tanto calor residual como otras formas de lógica, como la lógica NMOS o la lógica transistor-transistor (TTL), que normalmente tienen cierta corriente permanente incluso cuando no cambian de estado. Estas características permiten que CMOS integre una alta densidad de funciones lógicas en un chip. Fue principalmente por esta razón que CMOS se convirtió en la tecnología más utilizada para ser implementada en chips VLSI.
La frase "metal-óxido-semiconductor" es una referencia a la estructura física de los transistores de efecto de campo MOS , que tienen un electrodo de compuerta de metal colocado sobre un aislante de óxido, que a su vez está sobre un material semiconductor . Antes se usaba aluminio , pero ahora el material es polisilicio . Otras compuertas de metal han vuelto a aparecer con la llegada de materiales dieléctricos de alto κ en el proceso CMOS, como anunciaron IBM e Intel para el nodo de 45 nanómetros y tamaños más pequeños. [4]
-Gate_oxide_transistor_by_Frosch_and_Derrick.png/1280px-1957(Figure_9)-Gate_oxide_transistor_by_Frosch_and_Derrick.png){kind=spacer}
El principio de simetría complementaria fue introducido por primera vez por George Sziklai en 1953, quien luego discutió varios circuitos bipolares complementarios. Paul Weimer , también en RCA , inventó en 1962 los circuitos complementarios de transistores de película delgada (TFT), un pariente cercano de los CMOS. Inventó circuitos de inversión y flip-flop complementarios , pero no trabajó en una lógica complementaria más compleja. Fue la primera persona capaz de poner TFT de canal p y canal n en un circuito sobre el mismo sustrato. Tres años antes, John T. Wallmark y Sanford M. Marcus publicaron una variedad de funciones lógicas complejas implementadas como circuitos integrados utilizando JFET , incluidos circuitos de memoria complementarios. Frank Wanlass estaba familiarizado con el trabajo realizado por Weimer en RCA. [6] [7] [8] [9] [10] [11]
En 1955, Carl Frosch y Lincoln Derick accidentalmente hicieron crecer una capa de dióxido de silicio sobre la oblea de silicio, para lo cual observaron efectos de pasivación superficial. [12] En 1957, Frosch y Derrick, utilizando enmascaramiento y predeposición, pudieron fabricar transistores de dióxido de silicio y demostraron que el dióxido de silicio aislaba, protegía las obleas de silicio y evitaba que los dopantes se difundieran en la oblea. [12] [13] JR Ligenza y WG Spitzer estudiaron el mecanismo de los óxidos cultivados térmicamente y fabricaron una pila de Si/SiO2 de alta calidad en 1960. [ 14 ] [ 15] [16]
Después de esta investigación, Mohamed Atalla y Dawon Kahng propusieron un transistor MOS de silicio en 1959 [17] y demostraron con éxito un dispositivo MOS funcional con su equipo de Bell Labs en 1960. [18] [19] Su equipo incluía a EE LaBate y EI Povilonis, quienes fabricaron el dispositivo; MO Thurston, LA D'Asaro y JR Ligenza, quienes desarrollaron los procesos de difusión, y HK Gummel y R. Lindner, quienes caracterizaron el dispositivo. [20] [21] Originalmente había dos tipos de lógica MOSFET, PMOS ( MOS de tipo p ) y NMOS ( MOS de tipo n ). [22] Ambos tipos fueron desarrollados por Frosch y Derrick en 1957 en Bell Labs. [23]
En 1948, Bardeen y Brattain patentaron el progenitor del MOSFET, un transistor de efecto de campo de compuerta aislada (IGFET) con una capa de inversión. La patente de Bardeen, y el concepto de una capa de inversión, forman la base de la tecnología CMOS actual. [24] Chih-Tang Sah y Frank Wanlass desarrollaron un nuevo tipo de lógica MOSFET que combinaba los procesos PMOS y NMOS, llamado MOS complementario (CMOS), en Fairchild. En febrero de 1963, publicaron la invención en un artículo de investigación . [25] [26] Tanto en el artículo de investigación como en la patente presentada por Wanlass, se describió la fabricación de dispositivos CMOS, sobre la base de la oxidación térmica de un sustrato de silicio para producir una capa de dióxido de silicio ubicada entre el contacto de drenaje y el contacto de fuente. [27] [26]
CMOS fue comercializado por RCA a fines de la década de 1960. RCA adoptó CMOS para el diseño de circuitos integrados (CI), desarrollando circuitos CMOS para una computadora de la Fuerza Aérea en 1965 y luego un chip de memoria SRAM CMOS de 288 bits en 1968. [25] RCA también utilizó CMOS para sus circuitos integrados de la serie 4000 en 1968, comenzando con un proceso de fabricación de semiconductores de 20 μm antes de escalar gradualmente a un proceso de 10 μm durante los siguientes años. [28]
Al principio, la industria estadounidense de semiconductores ignoró la tecnología CMOS y la favoreció, en su momento, la tecnología NMOS, que era más potente. Sin embargo, los fabricantes japoneses de semiconductores adoptaron rápidamente la tecnología CMOS y la perfeccionaron aún más debido a su bajo consumo de energía, lo que condujo al auge de la industria japonesa de semiconductores. [29] Toshiba desarrolló C2MOS ( Clocked CMOS), una tecnología de circuito con menor consumo de energía y mayor velocidad de operación que el CMOS ordinario, en 1969. Toshiba utilizó su tecnología C2MOS para desarrollar un chip de integración a gran escala (LSI) para la calculadora de bolsillo Elsi Mini LED de Sharp , desarrollada en 1971 y lanzada en 1972. [30] Suwa Seikosha (ahora Seiko Epson ) comenzó a desarrollar un chip IC CMOS para un reloj de cuarzo Seiko en 1969, y comenzó la producción en masa con el lanzamiento del reloj Seiko Analog Quartz 38SQW en 1971. [31] El primer producto electrónico de consumo CMOS producido en masa fue el reloj digital Hamilton Pulsar "Wrist Computer", lanzado en 1970. [32] Debido al bajo consumo de energía, la lógica CMOS se ha utilizado ampliamente para calculadoras y relojes desde la década de 1970. [33]
Los primeros microprocesadores de principios de los años 1970 fueron los procesadores PMOS, que inicialmente dominaron la industria de los microprocesadores . A finales de los años 1970, los microprocesadores NMOS habían superado a los procesadores PMOS. [34] Los microprocesadores CMOS se introdujeron en 1975, con el Intersil 6100 , [34] y el RCA CDP 1801. [ 35] Sin embargo, los procesadores CMOS no se volvieron dominantes hasta los años 1980. [34]
CMOS era inicialmente más lento que la lógica NMOS , por lo que NMOS se usó más ampliamente para computadoras en la década de 1970. [33] El chip de memoria CMOS Intel 5101 (1 kb SRAM ) (1974) tenía un tiempo de acceso de 800 ns , [36] [37] mientras que el chip NMOS más rápido en ese momento, el chip de memoria HMOS Intel 2147 (4 kb SRAM) (1976), tenía un tiempo de acceso de 55/70 ns. [33] [37] En 1978, un equipo de investigación de Hitachi dirigido por Toshiaki Masuhara introdujo el proceso Hi-CMOS de dos pozos, con su chip de memoria HM6147 (4 kb SRAM), fabricado con un proceso de 3 μm . [33] [38] [39] El chip Hitachi HM6147 fue capaz de igualar el rendimiento ( acceso de 55/70 ns) del chip HMOS Intel 2147, mientras que el HM6147 también consumió significativamente menos energía (15 mA ) que el 2147 (110 mA). Con un rendimiento comparable y un consumo de energía mucho menor, el proceso CMOS de pozo doble eventualmente superó al NMOS como el proceso de fabricación de semiconductores más común para computadoras en la década de 1980. [33]
En la década de 1980, los microprocesadores CMOS superaron a los microprocesadores NMOS. [34] La nave espacial Galileo de la NASA , enviada a la órbita de Júpiter en 1989, utilizó el microprocesador CMOS RCA 1802 debido al bajo consumo de energía. [32]
Intel introdujo un proceso de 1,5 μm para la fabricación de dispositivos semiconductores CMOS en 1983. [40] A mediados de la década de 1980, Bijan Davari de IBM desarrolló una tecnología CMOS de alto rendimiento, bajo voltaje y profundidad submicrónica , que permitió el desarrollo de computadoras más rápidas, así como computadoras portátiles y dispositivos electrónicos portátiles alimentados por batería . [41] En 1988, Davari dirigió un equipo de IBM que demostró un proceso CMOS de 250 nanómetros de alto rendimiento . [42]
Fujitsu comercializó un proceso CMOS de 700 nm en 1987, [40] y luego Hitachi, Mitsubishi Electric , NEC y Toshiba comercializaron CMOS de 500 nm en 1989. [43] En 1993, Sony comercializó un proceso CMOS de 350 nm , mientras que Hitachi y NEC comercializaron CMOS de 250 nm . Hitachi introdujo un proceso CMOS de 160 nm en 1995, luego Mitsubishi introdujo CMOS de 150 nm en 1996 y luego Samsung Electronics introdujo 140 nm en 1999. [43]
En 2000, Gurtej Singh Sandhu y Trung T. Doan en Micron Technology inventaron la deposición de capas atómicas de películas dieléctricas de alto κ , lo que condujo al desarrollo de un proceso CMOS de 90 nm rentable . [41] [44] Toshiba y Sony desarrollaron un proceso CMOS de 65 nm en 2002, [45] y luego TSMC inició el desarrollo de la lógica CMOS de 45 nm en 2004. [46] El desarrollo del patrón de doble paso por Gurtej Singh Sandhu en Micron Technology condujo al desarrollo de CMOS de clase 30 nm en la década de 2000. [41]
CMOS se utiliza en la mayoría de los dispositivos LSI y VLSI modernos . [33] A partir de 2010, las CPU con el mejor rendimiento por vatio cada año han sido lógica estática CMOS desde 1976. [ cita requerida ] A partir de 2019, la tecnología CMOS planar sigue siendo la forma más común de fabricación de dispositivos semiconductores, pero está siendo reemplazada gradualmente por la tecnología FinFET no planar , que es capaz de fabricar nodos semiconductores más pequeños que 20 nm . [47]
"CMOS" se refiere tanto a un estilo particular de diseño de circuitos digitales como a la familia de procesos utilizados para implementar esos circuitos en circuitos integrados (chips). Los circuitos CMOS disipan menos energía que las familias lógicas con cargas resistivas. Dado que esta ventaja ha aumentado y se ha vuelto más importante, los procesos y variantes CMOS han llegado a dominar, por lo que la gran mayoría de la fabricación de circuitos integrados modernos se realiza mediante procesos CMOS. [48] La lógica CMOS consume alrededor de una séptima parte de la energía de la lógica NMOS , [33] y alrededor de 10 millones de veces menos energía que la lógica transistor-transistor bipolar (TTL). [49] [50]
Los circuitos CMOS utilizan una combinación de transistores de efecto de campo de semiconductores de óxido metálico (MOSFET) de tipo p y tipo n para implementar puertas lógicas y otros circuitos digitales. Aunque la lógica CMOS se puede implementar con dispositivos discretos para demostraciones, los productos CMOS comerciales son circuitos integrados compuestos por hasta miles de millones de transistores de ambos tipos, en una pieza rectangular de silicio de entre 10 y 400 mm2 . [ cita requerida ]
CMOS siempre utiliza todos los MOSFET en modo de mejora (en otras palabras, un voltaje de compuerta a fuente cero apaga el transistor). [51]
Los circuitos CMOS están construidos de tal manera que todos los transistores de metal-óxido-semiconductor (PMOS) de tipo P deben tener una entrada de la fuente de voltaje o de otro transistor PMOS. De manera similar, todos los transistores NMOS deben tener una entrada de tierra o de otro transistor NMOS. La composición de un transistor PMOS crea una resistencia baja entre sus contactos de fuente y drenador cuando se aplica un voltaje de compuerta bajo y una resistencia alta cuando se aplica un voltaje de compuerta alto. Por otro lado, la composición de un transistor NMOS crea una resistencia alta entre la fuente y el drenador cuando se aplica un voltaje de compuerta bajo y una resistencia baja cuando se aplica un voltaje de compuerta alto. CMOS logra la reducción de corriente complementando cada nMOSFET con un pMOSFET y conectando ambas compuertas y ambos drenadores juntos. Un voltaje alto en las compuertas hará que el nMOSFET conduzca y el pMOSFET no, mientras que un voltaje bajo en las compuertas provoca lo contrario. Esta disposición reduce en gran medida el consumo de energía y la generación de calor. Sin embargo, durante el tiempo de conmutación, tanto los MOSFET pMOS como los nMOS conducen brevemente a medida que el voltaje de la compuerta pasa de un estado a otro. Esto induce un breve pico en el consumo de energía y se convierte en un problema grave a altas frecuencias.
La imagen adyacente muestra lo que sucede cuando se conecta una entrada a un transistor PMOS (parte superior del diagrama) y a un transistor NMOS (parte inferior del diagrama). Vdd es un voltaje positivo conectado a una fuente de alimentación y Vss es tierra. A es la entrada y Q es la salida.
Cuando el voltaje de A es bajo (es decir, cerca de Vss), el canal del transistor NMOS está en un estado de alta resistencia, desconectando Vss de Q. El canal del transistor PMOS está en un estado de baja resistencia, conectando Vdd a Q. Q, por lo tanto, registra Vdd.
Por otro lado, cuando el voltaje de A es alto (es decir, cerca de Vdd), el transistor PMOS está en un estado de alta resistencia, desconectando Vdd de Q. El transistor NMOS está en un estado de baja resistencia, conectando Vss a Q. Ahora, Q registra Vss.
En resumen, las salidas de los transistores PMOS y NMOS son complementarias, de modo que cuando la entrada es baja, la salida es alta, y cuando la entrada es alta, la salida es baja. No importa cuál sea la entrada, la salida nunca queda flotando (la carga nunca se almacena debido a la capacitancia del cable y la falta de drenaje/tierra eléctrica). Debido a este comportamiento de la entrada y la salida, la salida del circuito CMOS es la inversa de la entrada.
Las resistencias de los transistores nunca son exactamente iguales a cero o infinito, por lo que Q nunca será exactamente igual a Vss o Vdd, pero Q siempre estará más cerca de Vss de lo que A estaba de Vdd (o viceversa si A estaba cerca de Vss). Sin esta amplificación, habría un límite muy bajo para la cantidad de puertas lógicas que podrían encadenarse en serie, y la lógica CMOS con miles de millones de transistores sería imposible.
Los pines de alimentación de CMOS se denominan V DD y V SS , o V CC y Ground (GND) según el fabricante. V DD y V SS son remanentes de los circuitos MOS convencionales y representan las fuentes de alimentación de drenaje y fuente . [52] Estos no se aplican directamente a CMOS, ya que ambas fuentes son realmente fuentes de alimentación. V CC y Ground son remanentes de la lógica TTL y esa nomenclatura se ha conservado con la introducción de la línea 54C/74C de CMOS.
Una característica importante de un circuito CMOS es la dualidad que existe entre sus transistores PMOS y transistores NMOS. Un circuito CMOS se crea para permitir que siempre exista un camino desde la salida hasta la fuente de energía o tierra. Para lograr esto, el conjunto de todos los caminos hacia la fuente de voltaje debe ser el complemento del conjunto de todos los caminos hacia tierra. Esto se puede lograr fácilmente definiendo uno en términos del NOT del otro. Debido a la lógica basada en las leyes de De Morgan , los transistores PMOS en paralelo tienen transistores NMOS correspondientes en serie, mientras que los transistores PMOS en serie tienen transistores NMOS correspondientes en paralelo.
Las funciones lógicas más complejas, como las que involucran puertas AND y OR, requieren manipular los caminos entre las puertas para representar la lógica. Cuando un camino consta de dos transistores en serie, ambos transistores deben tener baja resistencia al voltaje de suministro correspondiente, modelando un AND. Cuando un camino consta de dos transistores en paralelo, uno o ambos transistores deben tener baja resistencia para conectar el voltaje de suministro a la salida, modelando un OR.
A la derecha se muestra un diagrama de circuito de una compuerta NAND en lógica CMOS. Si ambas entradas A y B son altas, entonces ambos transistores NMOS (mitad inferior del diagrama) conducirán, ninguno de los transistores PMOS (mitad superior) conducirá, y se establecerá una ruta conductora entre la salida y V ss (tierra), lo que bajará la salida. Si ambas entradas A y B son bajas, entonces ninguno de los transistores NMOS conducirá, mientras que ambos transistores PMOS conducirán, estableciendo una ruta conductora entre la salida y V dd (fuente de voltaje), lo que aumentará la salida. Si cualquiera de las entradas A o B es baja, uno de los transistores NMOS no conducirá, uno de los transistores PMOS sí, y se establecerá una ruta conductora entre la salida y V dd (fuente de voltaje), lo que aumentará la salida. Como la única configuración de las dos entradas que da como resultado una salida baja es cuando ambas son altas, este circuito implementa una compuerta lógica NAND (NO AND).
Una ventaja de la lógica CMOS sobre la lógica NMOS es que las transiciones de salida de bajo a alto y de alto a bajo son rápidas, ya que los transistores pull-up (PMOS) tienen baja resistencia cuando se activan, a diferencia de las resistencias de carga en la lógica NMOS. Además, la señal de salida oscila el voltaje completo entre los rieles bajo y alto. Esta respuesta fuerte y más simétrica también hace que los CMOS sean más resistentes al ruido.
Consulte Esfuerzo lógico para conocer un método para calcular el retraso en un circuito CMOS.
Este ejemplo muestra un dispositivo lógico NAND dibujado como una representación física tal como se fabricaría. La perspectiva del diseño físico es una "vista aérea" de una pila de capas. El circuito está construido sobre un sustrato de tipo P. El polisilicio , la difusión y el pozo n se denominan "capas base" y, en realidad, se insertan en zanjas del sustrato de tipo P. (Consulte los pasos 1 a 6 en el diagrama de proceso que aparece a continuación a la derecha). Los contactos penetran una capa aislante entre las capas base y la primera capa de metal (metal1) y forman una conexión.
Las entradas a la NAND (ilustradas en color verde) son de polisilicio. Los transistores (dispositivos) están formados por la intersección del polisilicio y la difusión; difusión N para el dispositivo N y difusión P para el dispositivo P (ilustrados en color salmón y amarillo respectivamente). La salida ("out") está conectada entre sí en metal (ilustrada en color cian). Las conexiones entre el metal y el polisilicio o la difusión se realizan a través de contactos (ilustrados como cuadrados negros). El ejemplo de diseño físico coincide con el circuito lógico NAND dado en el ejemplo anterior.
El dispositivo N se fabrica en un sustrato de tipo P, mientras que el dispositivo P se fabrica en un pozo de tipo N (pozo n). Una "toma" de sustrato de tipo P se conecta a V SS y una toma de pozo n de tipo N se conecta a V DD para evitar el enganche .
La lógica CMOS disipa menos energía que los circuitos lógicos NMOS porque CMOS disipa energía solo cuando conmuta ("energía dinámica"). En un ASIC típico en un proceso moderno de 90 nanómetros , conmutar la salida puede llevar 120 picosegundos y sucede una vez cada diez nanosegundos. La lógica NMOS disipa energía siempre que el transistor está encendido, porque hay una ruta de corriente desde V dd a V ss a través de la resistencia de carga y la red de tipo n.
Las puertas CMOS estáticas son muy eficientes energéticamente porque disipan casi nada de energía cuando están inactivas. Anteriormente, el consumo de energía de los dispositivos CMOS no era la principal preocupación al diseñar chips. Factores como la velocidad y el área dominaban los parámetros de diseño. A medida que la tecnología CMOS pasó de niveles submicrónicos, el consumo de energía por unidad de área del chip aumentó enormemente.
En términos generales, la disipación de potencia en los circuitos CMOS se produce debido a dos componentes, estático y dinámico:
Tanto los transistores NMOS como los PMOS tienen un voltaje umbral de compuerta-fuente (V th ), por debajo del cual la corriente (llamada corriente subumbral ) a través del dispositivo caerá exponencialmente. Históricamente, los circuitos CMOS funcionaban con voltajes de suministro mucho mayores que sus voltajes umbral (V dd podría haber sido 5 V, y V th tanto para NMOS como para PMOS podría haber sido 700 mV). Un tipo especial de transistor utilizado en algunos circuitos CMOS es el transistor nativo , con un voltaje umbral cercano a cero .
El SiO2 es un buen aislante, pero en niveles de espesor muy pequeños los electrones pueden atravesar el aislamiento, que es muy fino; la probabilidad disminuye exponencialmente con el espesor del óxido. La corriente de efecto túnel se vuelve muy importante para los transistores con tecnología por debajo de los 130 nm con óxidos de compuerta de 20 Å o menos.
Se forman pequeñas corrientes de fuga inversa debido a la formación de polarización inversa entre las regiones de difusión y los pozos (por ejemplo, difusión de tipo p frente a pozo n), pozos y sustrato (por ejemplo, pozo n frente a sustrato p). En los procesos modernos, la fuga de diodos es muy pequeña en comparación con las corrientes de subumbral y de tunelización, por lo que se pueden ignorar durante los cálculos de potencia.
Si las proporciones no coinciden, puede haber diferentes corrientes de PMOS y NMOS; esto puede provocar un desequilibrio y, por lo tanto, una corriente inadecuada hace que el CMOS se caliente y disipe energía innecesariamente. Además, estudios recientes han demostrado que la potencia de fuga se reduce debido a los efectos del envejecimiento como compensación por la lentitud de los dispositivos. [53]
Para acelerar los diseños, los fabricantes han cambiado a construcciones que tienen umbrales de voltaje más bajos, pero debido a esto, un transistor NMOS moderno con un V th de 200 mV tiene una corriente de fuga subumbral significativa . Los diseños (por ejemplo, procesadores de escritorio) que incluyen una gran cantidad de circuitos que no están conmutando activamente aún consumen energía debido a esta corriente de fuga. La energía de fuga es una parte significativa de la energía total consumida por tales diseños. El CMOS de umbral múltiple (MTCMOS), ahora disponible en fundiciones, es un enfoque para administrar la energía de fuga. Con MTCMOS, se utilizan transistores de alto V th cuando la velocidad de conmutación no es crítica, mientras que los transistores de bajo V th se utilizan en rutas sensibles a la velocidad. Los avances tecnológicos posteriores que utilizan dieléctricos de compuerta aún más delgados tienen un componente de fuga adicional debido a la tunelización de corriente a través del dieléctrico de compuerta extremadamente delgado. El uso de dieléctricos de alto κ en lugar de dióxido de silicio que es el dieléctrico de compuerta convencional permite un rendimiento similar del dispositivo, pero con un aislante de compuerta más grueso, evitando así esta corriente. La reducción de la potencia de fuga mediante el uso de nuevos materiales y diseños de sistemas es fundamental para sostener el escalamiento de CMOS. [54]
Los circuitos CMOS disipan potencia cargando las distintas capacitancias de carga (principalmente la capacitancia de compuerta y de cable, pero también la capacitancia de drenaje y algunas capacitancias de fuente) siempre que se conmutan. En un ciclo completo de lógica CMOS, la corriente fluye desde V DD a la capacitancia de carga para cargarla y luego fluye desde la capacitancia de carga cargada (C L ) a tierra durante la descarga. Por lo tanto, en un ciclo completo de carga/descarga, un total de Q=C L V DD se transfiere así desde V DD a tierra. Multiplique por la frecuencia de conmutación en las capacitancias de carga para obtener la corriente utilizada y multiplique por el voltaje promedio nuevamente para obtener la potencia de conmutación característica disipada por un dispositivo CMOS: .
Dado que la mayoría de las puertas no funcionan o cambian en cada ciclo de reloj , suelen ir acompañadas de un factor , llamado factor de actividad. Ahora, la disipación de potencia dinámica puede reescribirse como .
Un reloj de un sistema tiene un factor de actividad α=1, ya que sube y baja en cada ciclo. La mayoría de los datos tienen un factor de actividad de 0,1. [55] Si se estima la capacidad de carga correcta en un nodo junto con su factor de actividad, se puede calcular de manera eficaz la disipación de potencia dinámica en ese nodo.
Dado que existe un tiempo finito de subida y bajada tanto para pMOS como para nMOS, durante la transición, por ejemplo, de apagado a encendido, ambos transistores estarán encendidos durante un pequeño período de tiempo en el que la corriente encontrará un camino directo desde VDD a tierra, creando así una corriente de cortocircuito , a veces llamada corriente de palanca . La disipación de potencia de cortocircuito aumenta con el tiempo de subida y bajada de los transistores.
Esta forma de consumo de energía se volvió significativa en la década de 1990, cuando los cables en el chip se volvieron más estrechos y los cables largos se volvieron más resistivos. Las puertas CMOS en el extremo de esos cables resistivos experimentan transiciones de entrada lentas. Un diseño cuidadoso que evita cables delgados y largos con poca potencia reduce este efecto, pero la alimentación por palanca puede ser una parte sustancial de la alimentación dinámica CMOS.
Los transistores parásitos inherentes a la estructura CMOS pueden activarse mediante señales de entrada que se encuentran fuera del rango de funcionamiento normal, por ejemplo, descargas electrostáticas o reflexiones de línea . El bloqueo resultante puede dañar o destruir el dispositivo CMOS. Los diodos de fijación se incluyen en los circuitos CMOS para lidiar con estas señales. Las hojas de datos de los fabricantes especifican la corriente máxima permitida que puede fluir a través de los diodos.
Además de las aplicaciones digitales, la tecnología CMOS también se utiliza en aplicaciones analógicas . Por ejemplo, existen circuitos integrados amplificadores operacionales CMOS disponibles en el mercado. Las puertas de transmisión se pueden utilizar como multiplexores analógicos en lugar de relés de señal . La tecnología CMOS también se utiliza ampliamente para circuitos de RF hasta frecuencias de microondas, en aplicaciones de señal mixta (analógica + digital). [ cita requerida ]
RF CMOS se refiere a circuitos RF ( circuitos de radiofrecuencia ) que se basan en la tecnología de circuitos integrados CMOS de señal mixta . Se utilizan ampliamente en la tecnología de telecomunicaciones inalámbricas . RF CMOS fue desarrollado por Asad Abidi mientras trabajaba en UCLA a fines de la década de 1980. Esto cambió la forma en que se diseñaban los circuitos RF, lo que llevó a la sustitución de transistores bipolares discretos por circuitos integrados CMOS en transceptores de radio . [56] Permitió terminales de usuario final sofisticados, de bajo costo y portátiles , y dio lugar a unidades pequeñas, de bajo costo, de bajo consumo y portátiles para una amplia gama de sistemas de comunicación inalámbrica. Esto permitió la comunicación "en cualquier momento y en cualquier lugar" y ayudó a generar la revolución inalámbrica , lo que llevó al rápido crecimiento de la industria inalámbrica. [57]
Los procesadores de banda base [58] [59] y los transceptores de radio en todos los dispositivos de redes inalámbricas y teléfonos móviles modernos se producen en masa utilizando dispositivos RF CMOS. [56] Los circuitos RF CMOS se utilizan ampliamente para transmitir y recibir señales inalámbricas, en una variedad de aplicaciones, como tecnología satelital (como GPS ), bluetooth , Wi-Fi , comunicación de campo cercano (NFC), redes móviles (como 3G y 4G ), transmisión terrestre y aplicaciones de radar automotriz , entre otros usos. [60]
Entre los ejemplos de chips RF CMOS comerciales se incluyen el teléfono inalámbrico DECT de Intel y los chips 802.11 ( Wi-Fi ) creados por Atheros y otras empresas. [61] Los productos RF CMOS comerciales también se utilizan para redes Bluetooth y LAN inalámbricas (WLAN). [62] Los RF CMOS también se utilizan en los transceptores de radio para estándares inalámbricos como GSM , Wi-Fi y Bluetooth, transceptores para redes móviles como 3G y unidades remotas en redes de sensores inalámbricos (WSN). [63]
La tecnología RF CMOS es crucial para las comunicaciones inalámbricas modernas, incluidas las redes inalámbricas y los dispositivos de comunicación móvil . Una de las empresas que comercializó la tecnología RF CMOS fue Infineon . Sus conmutadores RF CMOS a granel venden más de mil millones de unidades al año, alcanzando un total acumulado de 5 mil millones de unidades, a partir de 2018. [update][ 64]
Los dispositivos CMOS convencionales funcionan en un rango de -55 °C a +125 °C.
Ya en agosto de 2008 existían indicios teóricos de que el CMOS de silicio funcionaría a temperaturas de hasta -233 °C (40 K ). [65] Desde entonces se han logrado temperaturas de funcionamiento cercanas a los 40 K utilizando procesadores AMD Phenom II overclockeados con una combinación de refrigeración por nitrógeno líquido y helio líquido . [66]
Los dispositivos CMOS de carburo de silicio se han probado durante un año a 500 °C. [67] [68]
Los MOSFET ultra pequeños (L = 20 nm, W = 20 nm) alcanzan el límite de un solo electrón cuando funcionan a temperatura criogénica en un rango de −269 °C (4 K ) a aproximadamente −258 °C (15 K ). El transistor muestra un bloqueo de Coulomb debido a la carga progresiva de los electrones uno por uno. La cantidad de electrones confinados en el canal está determinada por el voltaje de compuerta, comenzando desde una ocupación de cero electrones, y puede establecerse en uno o muchos. [69]
es la potencia: ¡las puertas CMOS pueden consumir aproximadamente 100.000 veces menos energía que sus equivalentes TTL!
