El NEC V60 [1] [2] es un microprocesador CISC fabricado por NEC a partir de 1986. Se introdujeron varias versiones mejoradas con la misma arquitectura de conjunto de instrucciones (ISA), el V70 en 1987 y el V80 y AFPP en 1989. Fueron sucedidos [3] por las familias de productos V800 , que actualmente produce Renesas Electronics .
La familia V60 incluye una unidad de punto flotante [4] (FPU) y una unidad de administración de memoria (MMU) y soporte de sistema operativo en tiempo real (RTOS) tanto para sistemas orientados a aplicaciones de usuario basados en Unix [5] como para sistemas embebidos orientados al control de hardware basados en ITRON . Se pueden utilizar en un mecanismo tolerante a fallas de sincronización de múltiples CPU llamado FRM. Las herramientas de desarrollo incluyeron el sistema certificado por Ada MV-4000 y un emulador en circuito (ICE).
Las aplicaciones del V60/V70/V80 cubrían un área amplia, incluyendo centrales telefónicas de conmutación de circuitos , minicomputadoras , sistemas de guía aeroespacial , [6] procesadores de texto , computadoras industriales y varios juegos de arcade .
NEC V60 [2] [1] es un procesador CISC [7] fabricado por NEC a partir de 1986. [8] Fue el primer microprocesador de propósito general de 32 bits disponible comercialmente en Japón. [9]
Basado en un diseño relativamente tradicional para el período, [10] [11] [12] [13] [14] el V60 fue un cambio radical respecto del procesador anterior de la serie V de 16 bits de NEC, el V20-V50 , [15] que se basaba en el modelo Intel 8086 , [7] aunque el V60 tenía la capacidad de emular al V20/V30. [1] : §10
Según la documentación de NEC, este cambio en la arquitectura de las computadoras se debió a las crecientes demandas y la diversidad de lenguajes de programación de alto nivel . Estas tendencias exigían un procesador con un rendimiento mejorado, logrado al duplicar el ancho del bus a 32 bits, y con una mayor flexibilidad facilitada por tener una gran cantidad de registros de propósito general. [2] [1] Estas eran características comunes de los chips RISC . [16] En ese momento, una transición de CISC a RISC parecía traer muchos beneficios para los mercados emergentes.
Hoy en día, los chips RISC son comunes, y los diseños CISC (como el x86 de Intel y el 80486 ), que han sido comunes durante varias décadas, adoptan internamente características RISC en sus microarquitecturas . [17] [18] Según Pat Gelsinger , la compatibilidad binaria con versiones anteriores para el software heredado es más importante que cambiar la ISA. [19]
El V60 ( también conocido como μPD70616) mantuvo una arquitectura CISC . [20] Su manual describe su arquitectura como poseedora de "características de mainframes y supercomputadoras de alta gama ", con un conjunto de instrucciones completamente ortogonal que incluye instrucciones de longitud no uniforme, operaciones de memoria a memoria que incluyen manipulación de cadenas y esquemas complejos de direccionamiento de operandos. [1] [2] [16]
El V60 funciona internamente como un procesador de 32 bits, mientras que externamente proporciona buses de datos de 16 bits y de direcciones de 24 bits. Además, el V60 tiene 32 registros de propósito general de 32 bits. [1] : §1 Su arquitectura básica se utiliza en varias variantes. El V70 (μPD70632), lanzado en 1987, proporciona buses externos de 32 bits. Lanzado en 1989, el V80 (μPD70832) [21] es la culminación de la serie: tiene cachés en chip, un predictor de bifurcaciones y una menor dependencia del microcódigo para operaciones complejas. [22]
Los sistemas operativos desarrollados para las series V60-V80 están orientados generalmente a operaciones en tiempo real . Varios sistemas operativos fueron adaptados a la serie, incluidas versiones en tiempo real de Unix e ITRON. [23] [24]
Debido a que el V60/V70 se utilizó en varios juegos arcade japoneses , su arquitectura de conjunto de instrucciones se emula en el simulador de CPU MAME . [25] El último código de fuente abierta está disponible en el repositorio de GitHub . [26]
Los tres procesadores tienen el mecanismo de sincronización modular múltiple FRM (Functional Redundancy Monitoring) , que permite sistemas informáticos tolerantes a fallos . Requiere varios dispositivos del mismo modelo, uno de los cuales funciona en "modo maestro", mientras que los otros dispositivos escuchan al dispositivo maestro, en "modo verificador". Si dos o más dispositivos emiten simultáneamente resultados diferentes a través de sus pines de "salida de fallo", se puede tomar una decisión por mayoría mediante circuitos externos. Además, se puede seleccionar un método de recuperación para la instrucción no coincidente, ya sea "reversión por reintento" o "reversión por excepción", a través de un pin externo. [27] [28] [1] : §11 [21] [29] [30] : §3–229, 266
El trabajo en el procesador V60 comenzó en 1982 con unos 250 ingenieros bajo el liderazgo de Yoichi Yano, [31] y el procesador debutó en febrero de 1986. [32] Tenía una tubería de seis etapas, una unidad de gestión de memoria incorporada y aritmética de punto flotante. Se fabricó utilizando una tecnología de proceso CMOS de aluminio de dos capas, bajo una regla de diseño de 1,5 μm , para implementar 375.000 transistores en una matriz de 13,9 × 13,8 mm2 . [8] [33] Opera a 5 V y se empaquetó inicialmente en un PGA de 68 pines . [34] La primera versión funcionó a 16 MHz y alcanzó 3,5 MIPS . [33] Su precio de muestra en el lanzamiento se fijó en ¥100.000 (588,23 dólares). Entró en producción a gran escala en agosto de 1986. [33]
Sega empleó este procesador para la mayoría de sus juegos arcade en la década de 1990; tanto la arquitectura Sega System 32 como la Sega Model 1 utilizaron V60 como su CPU principal. (Esta última utilizó la variante μPD70615 de menor costo, [35] que no implementa la emulación V20/V30 y FRM. [36] [37] ) El V60 también se utilizó como CPU principal en la arquitectura arcade SSV, llamada así porque fue desarrollada conjuntamente por Seta , Sammy y Visco . [38] Sega originalmente consideró usar un V60 de 16 MHz como base para su consola Sega Saturn ; pero después de recibir la noticia de que la PlayStation empleaba un procesador MIPS R3000A de 33,8 MHz , eligió en su lugar el diseño dual- SH-2 para el modelo de producción. [39]
En 1988, NEC lanzó un kit llamado PS98-145-HMW [40] para entusiastas de Unix . El kit contenía una placa de procesador V60 que podía conectarse a modelos seleccionados de la serie de computadoras PC-9800 y una distribución de su puerto UNIX System V , el PC-UX/V Rel 2.0 (V60) , en 15 disquetes de 8 pulgadas . El precio minorista sugerido para este kit era de 450.000 yenes. [40] Las propias empresas del grupo NEC emplearon intensivamente el procesador V60. Su conmutador de circuito telefónico (central), que fue uno de los primeros objetivos previstos, utilizó V60. En 1991, ampliaron su línea de productos de procesadores de texto con las series Bungou Mini (文豪ミニ en japonés) 5SX, 7SX y 7SD, que usaban el V60 para el procesamiento rápido de fuentes de contorno , mientras que el procesador principal del sistema era un NEC V33 de 16 MHz . [41] [42] Además, se emplearon variantes de microcódigo V60 en la serie de minicomputadoras MS-4100 de NEC , que era la más rápida en Japón en ese momento. [43] [44] [45]
El V70 (μPD70632) mejoró al V60 al aumentar los buses externos a 32 bits, igual que los buses internos. También se fabricó en 1,5 μm con un proceso de dos capas de metal. Su chip de 14,35 × 14,24 mm2 tenía 385.000 transistores y estaba empaquetado en un PGA cerámico de 132 pines . Su MMU tenía soporte para paginación por demanda . Su unidad de punto flotante era compatible con IEEE 754. [29] La versión de 20 MHz alcanzó un rendimiento máximo de 6,6 MIPS y su precio, en el lanzamiento en agosto de 1987, fue de ¥100.000 (719,42 dólares). La capacidad de producción inicial era de 20.000 unidades al mes. [46] Un informe posterior lo describe como fabricado en CMOS de 1,2 micrómetros en una matriz de 12,23 × 12,32 mm2 . [21] El V70 tenía un sistema de bus externo de dos ciclos sin canalización (T1-T2), mientras que el del V60 funcionaba a 3 o 4 ciclos (T1-T3/T4). [21] [2] Por supuesto, las unidades internas estaban canalizadas.
El V70 fue utilizado por Sega en su System Multi 32 [47] y por Jaleco en su Mega System 32. (Véase la foto del V70 montado en la placa de circuito impreso de este último sistema .) [48]
JAXA incorporó su variante del V70, con el sistema operativo ITRON RX616 , en el ordenador de control de guía de los cohetes portadores H-IIA , en satélites como el Akatsuki (Venus Climate Orbiter) , y el módulo Kibo de la Estación Espacial Internacional (ISS) . [6] [49] [50] Los vehículos de lanzamiento H-IIA se desplegaron a nivel nacional, en Japón, aunque sus cargas útiles incluían satélites de países extranjeros. Como se describe en la hoja de ruta LSI (MPU/ASIC) de JAXA , esta variante V70 se designa "MPU de 32 bits (H32/V70)", cuyo desarrollo, probablemente incluida la fase de pruebas (QT), fue "desde mediados de la década de 1980 hasta principios de la de 1990". [51] : 9 [52] Esta variante fue utilizada hasta su sustitución, en 2013, por el microprocesador HR5000 de 64 bits y 25 MHz , que se basa en la arquitectura MIPS64-5Kf , [53] fabricado por HIREC, cuyo desarrollo se completó alrededor de 2011. [54] [55] [56]
La "Adquisición de datos del entorno espacial" para el V70 se realizó en las instalaciones expuestas de Kibo-ISS.
El V80 (μPD70832) [21] se lanzó en la primavera de 1989. Al incorporar cachés en chip y un predictor de bifurcación , fue declarado el 486 de NEC por Computer Business Review . [58] [59] El rendimiento del V80 era de dos a cuatro veces mayor que el del V70, según la aplicación. Por ejemplo, comparado con el V70, el V80 tenía un multiplicador de hardware de 32 bits que reducía el número de ciclos necesarios para completar una instrucción de máquina de multiplicación de enteros de 23 a 9. (Para conocer las diferencias más detalladas, consulte la sección de arquitectura de hardware a continuación). El V80 se fabricó en un proceso CMOS de 0,8 micrómetros en un área de matriz de 14,49 × 15,47 mm 2 , implementando 980.000 transistores. Estaba empaquetado en un PGA de 280 pines y funcionaba a 25 y 33 MHz con rendimientos máximos declarados de 12,5 y 16,5 MIPS, respectivamente. El V80 tenía cachés en chip independientes de 1 KB para instrucciones y datos. Tenía un predictor de bifurcación de 64 entradas , al que se le atribuía una ganancia de rendimiento del 5%. Los precios de lanzamiento del V80 se citaron como equivalentes a $1200 para el modelo de 33 MHz y $960 para el modelo de 25 MHz. Supuestamente, se programó un modelo de 45 MHz para 1990, [59] pero no se materializó.
El V80, con chips periféricos simples μPD72691 co-FPP y μPD71101 , se utilizó para una computadora industrial que ejecuta el sistema operativo UNIX en tiempo real RX-UX832 y un sistema de ventanas basado en X11-R4 . [60] [61]
El procesador de punto flotante avanzado (AFPP) (μPD72691) es un coprocesador para operaciones aritméticas de punto flotante. [62] Los V60/V70/V80 pueden realizar aritmética de punto flotante, pero son muy lentos porque carecen de hardware dedicado a tales operaciones. En 1989, para compensar el rendimiento bastante débil de los V60/V70/V80 en punto flotante, NEC lanzó este coprocesador de punto flotante de 80 bits para operaciones de precisión simple de 32 bits, precisión doble de 64 bits y precisión extendida de 80 bits según las especificaciones IEEE 754. [4] [21] Este chip tenía un rendimiento de 6,7 MFLOPS , realizando multiplicación de matriz vectorial mientras operaba a 20 MHz. Se fabricó mediante un proceso CMOS de doble capa metálica de 1,2 micrómetros, lo que dio como resultado 433 000 transistores en una matriz de 11,6 × 14,9 mm2 . [4] Se empaquetó en un PGA de 68 pines . Este coprocesador se conectaba a un V80 a través de un bus dedicado, a un V60 o V70 a través de un bus principal compartido, lo que limitaba el rendimiento máximo. [21]
Los V60/V70/V80 compartían una arquitectura básica. Tenían treinta y dos registros de propósito general de 32 bits , y los últimos tres de ellos se usaban comúnmente como puntero de pila , puntero de marco y puntero de argumento, que coincidían bien con las convenciones de llamada de los compiladores de lenguajes de alto nivel . [29] [63] El V60 y el V70 tienen 119 instrucciones de máquina, [29] con ese número ampliéndose ligeramente a 123 instrucciones para el V80. Las instrucciones tienen una longitud no uniforme , entre uno y 22 bytes, [1] y toman dos operandos, ambos pueden ser direcciones en la memoria principal. [21] Después de estudiar el manual de referencia del V60, Paul Vixie lo describió como "una arquitectura muy VAX -ish, con un modo de emulación V20/V30 (lo que [...] significa que puede ejecutar software Intel 8086/8088)". [64]
Los V60-V80 tienen una unidad de gestión de memoria (MMU) incorporada [8] [62] que divide un espacio de dirección virtual de 4 GB en cuatro secciones de 1 GB, cada una de las cuales se divide a su vez en 1024 áreas de 1 MB , y cada área se compone de 256 páginas de 4 KB . En los V60/V70, cuatro registros (ATBR0 a ATBR3) almacenan punteros de sección, pero las "entradas de tablas de área" (ATE) y las entradas de tablas de página (PTE) se almacenan en la RAM externa. El V80 fusionó los registros ATE y ATBR (ambos en el chip, y solo las entradas PTE se almacenan en la RAM externa), lo que permite una ejecución más rápida de los errores del búfer de búsqueda de traducción (TLB) al eliminar una lectura de memoria. [21]
Los buffers de traducción lookaside en el V60/70 son de 16 entradas completamente asociativos con reemplazo hecho por microcódigo . El V80, por el contrario, tiene un TLB asociativo de 2 vías de 64 entradas con reemplazo hecho en hardware. El reemplazo de TLB tomó 58 ciclos en el V70 e interrumpió la ejecución en pipeline de otras instrucciones. En el V80, un reemplazo de TLB toma solo 6 u 11 ciclos dependiendo de si la página está en la misma área; la interrupción del pipeline ya no ocurre en el V80 debido a la unidad de hardware de reemplazo de TLB separada, que opera en paralelo con el resto del procesador. [21]
Los tres procesadores utilizan el mismo mecanismo de protección, con cuatro niveles de protección establecidos a través de una palabra de estado del programa , siendo el anillo 0 el nivel privilegiado que podría acceder a un conjunto especial de registros en los procesadores. [21]
Los tres modelos admiten una configuración de redundancia de triple modo con tres CPU utilizadas en un esquema bizantino de tolerancia a fallas con congelamiento de bus, reintento de instrucción y señales de reemplazo de chip. [21] [28] El V80 agregó señales de paridad a sus buses de datos y direcciones. [21]
Las operaciones de cadenas se implementaron en microcódigo en el V60/V70; pero estas fueron asistidas por una unidad de control de datos de hardware , que funcionaba a velocidad de bus completa, en el V80. Esto hizo que las operaciones de cadenas fueran aproximadamente cinco veces más rápidas en el V80 que en el V60/V70. [21]
Todas las operaciones de punto flotante se implementan en gran medida en microcódigo en toda la familia de procesadores y, por lo tanto, son bastante lentas. En el V60/V70, las operaciones de punto flotante de 32 bits toman 120/116/137 ciclos para la suma/multiplicación/división, mientras que las operaciones de punto flotante de 64 bits correspondientes toman 178/270/590 ciclos. El V80 tiene cierta asistencia de hardware limitada para las fases de las operaciones de punto flotante (por ejemplo, la descomposición en signo, exponente y mantisa), por lo que se afirmó que su unidad de punto flotante era hasta tres veces más efectiva que la del V70, con operaciones de punto flotante de 32 bits que toman 36/44/74 ciclos y operaciones de 64 bits que toman 75/110/533 ciclos (suma/multiplicación/división). [21]
NEC adaptó varias variantes del sistema operativo Unix a sus procesadores V60/V70/V80 para sistemas orientados a aplicaciones de usuario, incluidos los de tiempo real. El primer sabor del puerto UNIX System V de NEC para V60 se llamó PC-UX/V Rel 2.0 (V60). [65] (Consulte también las fotos del enlace externo a continuación). NEC desarrolló una variante de Unix con un enfoque en la operación en tiempo real para ejecutarse en V60/V70/V80. Llamado Real-time UNIX RX-UX 832, tiene una estructura de núcleo de doble capa, con toda la programación de tareas manejada por el núcleo de tiempo real. [5] También se desarrolló una versión multiprocesador de RX-UX 832, llamada MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems). [66] El prototipo de computadora impulsado por MUSTARD usa ocho procesadores V70. Utiliza la función FRM y puede configurar y cambiar la configuración del maestro y del verificador a pedido. [67] [68]
Para los sistemas integrados orientados al control de hardware , NEC implementó el sistema operativo en tiempo real basado en ITRON , llamado RX616, para los V60/V70. [27] [23] El RX616 de 32 bits fue una bifurcación continua del RX116 de 16 bits , que fue para los V20-V50 . [46] [24]
En 1987, Digital Research, Inc. también anunció que estaban planeando portar FlexOS al V60 y V70. [69]
El V60 también podía ejecutar programas CP/M y DOS (transportados desde la serie V20-V50) utilizando el modo de emulación V20/V30. [33] Según un artículo de 1991 en InfoWorld , Digital Research estaba trabajando en una versión de Concurrent DOS para el V60 en algún momento; pero esta nunca se lanzó, ya que los procesadores V60/V70 no se importaron a los EE. UU. para su uso en clones de PC. [70]
Como parte de su kit de herramientas de desarrollo y entorno de desarrollo integrado (IDE), NEC tenía su propio compilador de C , el PKG70616 "Paquete de herramientas de generación de software para V60/V70". [71] Además, GHS ( Green Hills Software ) creó su propio compilador de C en modo nativo (MULTI), y MetaWare, Inc. (actualmente Synopsys , a través de ARC International ) creó uno, para el modo de emulación V20/V30 (Intel 8086), llamado High C/C++. [72] [18] : reconocimiento Cygnus Solutions (actualmente Red Hat ) también portó GCC como parte de una bifurcación del sistema de compilador GNU mejorado (EGCS), [73] pero parece que no es público. [74] [75]
A partir de 2018 [actualizar], el directorio específico del procesador necv70 todavía se mantiene activo en las bibliotecas de lenguaje C newlib (libc.a y libm.a) de RedHat . [76] Parece que se ha realizado un mantenimiento reciente en Sourceware.org. El código fuente más reciente está disponible en su repositorio git . [77]
El "sistema de plataforma" certificado por Ada 83 se denominó MV-4000 y se certificó como "MV4000". Esta certificación se realizó con un sistema de destino que utilizaba el sistema operativo UNIX RX-UX 832 en tiempo real que se ejecutaba en un sistema basado en VMEbus (IEEE 1014) con una placa de procesador V70 conectada. El host del compilador cruzado era una estación de trabajo de ingeniería NEC EWS 4800, cuyo sistema operativo host, EWS-US/V , también estaba basado en UNIX System V. [78] [79] [80] [81]
El procesador recibió la validación Ada-83 de AETECH, Inc., [78] ejecutando las pruebas de capacidad de validación del compilador Ada . [82]
NEC lanzó algunos kits de placas de evaluación enchufables para el V60/V70.
NEC basó su propio emulador en circuito basado en sondas (no ROM ni JTAG ) , el IE-V60, en el V60, porque los chips V60/V70 tenían capacidades de chip emulador. El IE-V60 fue el primer emulador en circuito para V60 fabricado por NEC. También tenía una función de programador de PROM. Sección 9.4, p. 205 [2] NEC lo describió como una "función de depuración de software fácil de usar". Los chips tienen varias excepciones de captura, como la lectura (o escritura) de datos en la dirección especificada por el usuario y 2 puntos de interrupción simultáneamente. Sección 9 [1]
El sistema de bus externo indica su estado de bus mediante 3 pines de estado, que proporcionan tres bits para señalar condiciones tales como la primera búsqueda de instrucción después de la bifurcación, búsqueda de instrucción continua , acceso a datos TLB , acceso a datos individuales y acceso a datos secuenciales . Sección 6.1, pág. 114 [2]
Estas funciones de depuración de software y hardware también estaban integradas en el V80. Sin embargo, el V80 no tenía un emulador en circuito , posiblemente porque la presencia de software como UNIX RX-UX 832 en tiempo real e ITRON RX616 en tiempo real hacía innecesaria dicha función. Una vez que arranca Unix , no hay necesidad de un emulador en circuito para desarrollar controladores de dispositivos o software de aplicación . Lo que se necesita es un compilador de C , un compilador cruzado y un depurador de pantalla (como GDB-Tk ) que funcione con el dispositivo de destino.
Hewlett-Packard (actualmente Keysight ) ofreció hardware de emulación en circuito basado en sonda para el V70, construido sobre sus sistemas de la serie HP 64700, [83] [84] el sucesor de la serie HP 64000 , específicamente el HP 64758. [85] [86] [83] Permite la función de rastreo como un analizador lógico . Este equipo de prueba también muestra el código fuente desensamblado automáticamente, con visualización de datos de rastreo y sin un archivo de objeto , [83] y muestra el código fuente de lenguaje de alto nivel cuando se proporcionan el código fuente y los archivos de objeto y se compilaron en formato DWARF . Una interfaz para el V60 (10339G) también estaba en el catálogo, [86] pero el cable largo de la sonda requería dispositivos "calificados de grado especial", es decir, el V70 de grado de alta velocidad.
HP 64758: Unidades principales, subunidades e interfaz alojada
Opciones de software
Opciones de hardware
En su fase de desarrollo, se pensó que el V80 tendría el mismo rendimiento que el Intel 80486 , [87] pero terminaron teniendo muchas características diferentes. La ejecución interna para cada instrucción del V80 necesitaba al menos dos ciclos, mientras que la del i486 requería uno. La tubería interna del V80 parecía asincrónica con buffer , pero la del i486 era sincrónica . En otras palabras, la microarquitectura interna del V80 era CISC , pero la del i486 era RISC . Ambos ISA permitían instrucciones CISC largas no uniformes , pero el i486 tenía un bus de memoria caché interna más ancho, de 128 bits , mientras que el del V80 tenía un ancho de 32 bits. Esta diferencia se puede ver en sus fotos de matriz. [21] [18] [22] [17] El diseño era fatal desde el punto de vista del rendimiento, pero NEC no lo cambió. NEC podría haber rediseñado el diseño físico , con el mismo nivel de transferencia de registros , pero no lo hizo.
La arquitectura V60-V80 no tuvo mucho éxito comercial. [32]
Los V60, V70 y V80 se incluyeron en los catálogos NEC de 1989 y 1990 en su empaquetado PGA . [88] [89] Un catálogo NEC de 1995 todavía incluía los V60 y V70 (no solo en su versión PGA sino también en un empaquetado QFP , y también incluía una variante de bajo costo del V60 llamada μPD70615, que eliminaba la emulación V20/V30 y la función FRM), junto con sus chipsets variados; pero el V80 no se ofrecía en este catálogo. [36] La edición de 1999 del mismo catálogo ya no tenía ningún producto V60-V80. [90]
En 1992, NEC lanzó un nuevo modelo, el microcontrolador de 32 bits de la serie V800 ; pero no tenía una unidad de gestión de memoria (MMU). [91] Tenía una arquitectura basada en RISC , inspirada en las arquitecturas Intel i960 y MIPS , y otras instrucciones de procesador RISC, como JARL (Jump and Register Link) y la arquitectura de carga y almacenamiento .
En ese momento, los enormes recursos de software del V60/V70, como Unix en tiempo real, fueron abandonados y nunca devueltos a sus sucesores, un escenario que Intel evitó.
La serie V800 tuvo tres variantes principales: las familias V810, V830 y V850 . [92] [3] [93]
El V820 (μPD70742) era una variante simple del V810 (μPD70732), pero con periféricos.
La designación V840 puede haber sido omitida como designación debido a la tetrafobia japonesa (ver página 58 [36] ). Una pronunciación japonesa de "4" significa "muerte", por lo que se evitan nombres que evoquen algo como el escarabajo Shi-ban (el número 4 - Shi-ban) de la guardia de la muerte (死番虫, precisamente " escarabajo de la guardia de la muerte ").
En 2005, ya era la era V850 , y la familia V850 ha estado disfrutando de un gran éxito. [94] En 2018, se llama familia Renesas V850 y familia RH850, con núcleos de CPU V850/V850E1/V850E2 y V850E2/V850E3, respectivamente. Esos núcleos de CPU han extendido la ISA del núcleo V810 original; [95] ejecutándose con el compilador V850. [96]
Debido a que el V60/V70 se había utilizado para muchos juegos arcade japoneses , MAME (de "Multiple Arcade Machine Emulator"), que emula varios juegos arcade antiguos para entusiastas, incluye un simulador de CPU para su arquitectura de conjunto de instrucciones . [25] Es una especie de simulador de conjunto de instrucciones , no para desarrolladores sino para usuarios.
El equipo de desarrollo de MAME lo ha mantenido. El código fuente abierto más reciente , escrito en C++ , está disponible en el repositorio de GitHub . [97] Los códigos de operación en el archivo optable.hxx son exactamente los mismos que los del V60. [1]
EPUB, KINDLE, PDF, PDF con texto, TEXTO COMPLETO, etc., están disponibles
本書は日本電気(株)が、わが国ではじめて開発した32ビットマイクロプロセッサV60について解説したものである。[Este libro explica el V60, el primer microprocesador japonés de 32 bits desarrollado por NEC.]
Resumen:
Un microprocesador RISC de 32 bits "V810" que tiene una estructura de canalización de 5 etapas y una caché de instrucciones de mapeo directo de 1 Kbyte realiza una operación de 2,5 MHz a 0,9 V con un consumo de energía de 2,0 mW. El voltaje de suministro se puede reducir a 0,75 V. Para superar el estrecho margen de ruido, todas las señales se configuran para que tengan oscilación de riel a riel mediante una técnica de circuito pseudoestático. El chip está fabricado mediante una tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240.000 transistores en una matriz de 7,4 mm x 7,1 mm.
Resumen:
Se describe un coprocesador de punto flotante de 80 bits que implementa 24 instrucciones de vector/matrix y 22 funciones matemáticas. Este procesador puede ejecutar sumas y redondeos de punto flotante y multiplicaciones segmentadas simultáneamente, bajo el control de microinstrucciones de tipo horizontal. El método de división SRT y el algoritmo trigonométrico CORDIC se utilizan para una implementación favorable en cuanto a costo/rendimiento. El rendimiento de 6,7 MFLOPS en la multiplicación de matriz-vector a 20 MHz se ha logrado mediante el uso de operaciones paralelas. La instrucción de matriz-vector es aproximadamente tres veces más rápida que las instrucciones de suma y multiplicación convencionales. El chip se ha fabricado en un proceso CMOS de doble capa metálica de 1,2 mu m que contiene 433000 transistores en un tamaño de chip de 11,6*14,9 mm/sup 2/.
Resumen:
Este artículo describe los requisitos para los sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo UNIX en tiempo real RX-UX 832 para los microprocesadores v60/v70 que son los microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de construcción, compuesta por tres módulos, núcleo en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, como un esquema de programación de tareas de prioridad fija, un sistema de archivos de bloques contiguos y funciones tolerantes a fallos.
De esta forma, RX-UX 832 permite a los diseñadores de sistemas utilizar Unix estándar como interfaz hombre-máquina para construir sistemas tolerantes a fallos con operatividad sofisticada y proporciona aplicaciones de software de alta calidad en microchips de alto rendimiento.
Hasta ahora no hemos mencionado dos chips CISC de 32 bits, el NEC V60/70 y la familia AT&T WE32. A diferencia del NEC V20/25/30/50, el V60/70
no
se basa en la arquitectura Intel. NEC está apuntando el V60/70 a aplicaciones integradas, ...
Libros de Google
Este informe describirá un microprocesador V60 CMOS VLSI de 32 bits de un solo chip. Se ha implementado utilizando una tecnología de proceso CMOS de doble capa metálica con una regla de diseño de 1,5 um para integrar 375.000 transistores. Integra la unidad de gestión de memoria virtual para paginación por demanda y las operaciones de punto flotante que cumplen con el estándar IEEE-754 de punto flotante. Al utilizar el modo de emulación V20/V30, puede ejecutar directamente programas de objetos de CPU de 16 bits (V30) Los formatos de instrucciones son adecuados para la fase de generación de código de los compiladores. Se proporcionan 237 instrucciones para lenguajes de alto nivel y sistemas operativos. Puede ejecutar 3,5 MIPS (millones de instrucciones por segundo) a 16 MHz con un bus de datos de 16 bits.
El V60/V70, la CPU patentada de NEC, es el primer microprocesador de 32 bits de propósito general y base comercial en Japón.
Stanford MIPS
UCB RISC-II
MIPS M2000 (R2000)
SPARC, 1.ª generación.
Intel 860
EPUB, KINDLE, PDF, TEXTO COMPLETO, etc., están disponibles.
Acceso abierto: EPUB, KINDLE, PDF, TEXTO COMPLETO, etc., están disponibles.
Intel 80486
Resumen:
El microprocesador i486 incluye una secuencia de comandos de cinco etapas cuidadosamente ajustada con una caché integrada de 8 kB. Se utilizan diversas técnicas que antes sólo se asociaban con procesadores RISC (ordenador con conjunto de instrucciones reducido) para ejecutar la instrucción promedio en 1,8 ciclos de reloj. Esto representa una reducción de 2,5* con respecto a su predecesor, el microprocesador 386. Se describen en detalle las comparaciones de secuencia de comandos y de recuento de ciclos de reloj. Además, se incluye una unidad de punto flotante en chip que produce una reducción de 4* en el recuento de ciclos de reloj con respecto al coprocesador numérico 387. Se analizan las mejoras y optimizaciones de la microarquitectura utilizadas para lograr este objetivo, la mayoría de las cuales no hacen un uso intensivo del silicio. Todas las instrucciones del microprocesador 386 y del coprocesador numérico 387 se implementan de una manera completamente compatible.
Los patrocinadores que no utilizaron la tecnología RISC fueron NEC, AT&T y los seguidores del estándar TRON. Los tres microprocesadores estaban especializados para usuarios para los que el rendimiento era la máxima prioridad. El microprocesador Hitachi seguía el estándar TRON, una tecnología CISC de alto rendimiento que, según sugirieron los desarrolladores japoneses, sería una alternativa viable a RISC. El chip de AT&T se presentó como un chip adecuado para construir sistemas informáticos de gama alta, similares a los miniordenadores. De manera similar, los modelos V60 y V70 de NEC se inspiraron en una de las computadoras mainframe de 36 bits de NEC.
Acceso abierto
Resumen:
Los avances en la tecnología de fabricación de semiconductores hacen posible integrar una unidad de punto flotante y una unidad de gestión de memoria en un solo chip de microprocesador. También permiten a los diseñadores de un microprocesador implementar técnicas utilizadas en el diseño de computadoras mainframe, especialmente con respecto a las estructuras de tuberías. La arquitectura del V60 V70 y V80 fue posible gracias a estos avances. El V60 y el V70 son los primeros microprocesadores de 32 bits de NEC e incluyen casi todas las funciones requeridas por los sistemas aplicados en un chip. El conjunto de instrucciones proporciona una estructura orientada a lenguajes de alto nivel que soporta funciones de soporte del sistema operativo y funciones de soporte para sistemas altamente confiables. El V80 también emplea la misma arquitectura y logra un mayor rendimiento mediante memorias caché y mecanismos de predicción de bifurcaciones. El V80 logró un rendimiento de dos a cuatro veces mayor que el del V70.
Resumen:
Se ofrece una descripción general de la arquitectura de consideraciones de diseño generales para el microprocesador V80 de 11 unidades y 32 bits, que incluye dos memorias caché de 1 kB y un mecanismo de predicción de bifurcaciones que es una característica nueva para los microprocesadores. Se discuten las funciones de soporte del sistema y procesamiento en línea del V80 para sistemas multiprocesador y de alta confiabilidad. Utilizando las funciones de soporte del V80, se realizaron sistemas multiprocesador y de alta confiabilidad sin ninguna caída de rendimiento. Se utilizaron memorias caché y un mecanismo de predicción de saltos para mejorar el procesamiento de la secuencia. Diversos recursos de hardware reemplazaron el microprograma habitual para garantizar un alto rendimiento.
Resumen:
Este artículo describe los requisitos para los sistemas operativos en tiempo real con microprocesador de 32 bits, los objetivos de diseño y la implementación del sistema operativo en tiempo real (RTOS) V60/V70 y sus soportes de programación.
Acceso abierto
Resumen:
Se describe el V60/V70, el primer microprocesador de 32 bits de propósito general basado en el comercio en Japón. Sus funciones incluyen operaciones de punto flotante en chip, una arquitectura orientada a lenguaje de alto nivel, soporte de depuración de software y funciones de soporte para promover un alto nivel de confiabilidad del sistema. Debido a que la alta confiabilidad es tan importante, el V60/V70 contiene funciones de soporte de monitoreo de redundancia funcional (FRM). La discusión cubre las consideraciones generales de diseño, arquitectura, implementación, detección y control de peligros y funciones FRM. El V60/V70 utiliza una especificación de sistema operativo en tiempo real TRON.
Resumen:
Se describen dos microprocesadores avanzados de 32 bits, el V60 y el V70 (mu PD70616 y mu PD70632, respectivamente), y sus funciones de soporte para sistemas operativos y sistemas de alta confiabilidad. Se examinan tres funciones del sistema operativo, a saber, las funciones de soporte de memoria virtual, funciones de cambio de contexto y funciones de trampa asincrónica. Se analiza un mecanismo básico para la implementación de sistemas de alta confiabilidad, llamado FRM (monitoreo de redundancia funcional). FRM permite diseñar un sistema en el que múltiples V60 (o V70) forman una configuración en la que un procesador en el sistema actúa como maestro mientras que los otros actúan como monitores. Se presenta una placa FRM que utiliza tres V60 en su núcleo redundante.
Este informe describe la arquitectura de los microprocesadores V60/V70 de 32 bits. La arquitectura integra varias características en una única matriz de silicio, como un amplio conjunto de registros de propósito general, un conjunto de instrucciones orientadas a lenguajes de alto nivel, un manejo de datos de punto flotante que es adecuado para aplicaciones científicas y el modo de operación FRM (monitoreo de redundancia de funcionalidad) que admite una configuración de sistemas altamente confiable. Se presentarán estas características.
"El Saturn originalmente funcionaba con un chip NEC V60 a 16 MHz. Compárese con la CPU de PlayStation ( chip
RISC
MIPS
R3000A de 32 bits
) que funciona a 33,8 MHz, casi el doble de velocidad. Según un miembro del personal de Sega, cuando Nakayama recibió por primera vez las especificaciones de diseño para la PlayStation, estaba "más loco que nunca", y llamó a toda la división de I+D a su oficina para gritarles. Se hizo un esfuerzo para compensar añadiendo otra CPU para el funcionamiento dual; sin embargo, esta solución hizo que el sistema fuera tan difícil de desarrollar que, según el propio Yu Suzuki, "solo 1 de cada 100 programadores podía utilizar el Saturn en todo su potencial".
Los japoneses han sido igualmente agresivos en sus nuevos diseños de microprocesadores de alto rendimiento. Los microprocesadores V60 y V70 de NEC utilizan arquitecturas que incluyen no solo la MMU sino también una unidad de punto flotante aritmético en chip. Hitachi y Fujitsu han colaborado para producir una familia de microprocesadores adaptados al sistema operativo TRON. Estos procesadores incorporan canales de instrucciones, así como cachés de instrucciones y de pila. Sin embargo, a diferencia de NEC, su función FPU está fuera del chip.
Hola, chicos.
Me gustaría enviar el siguiente parche. Cambia el nombre de todas las apariciones de CYGNUS LOCAL a EGCS LOCAL, lo que parece un poco más preciso. :-)
Saludos
, Nick.
Me parece un ejercicio desaconsejado.
Si los cambios son verdaderamente específicos de Cygnus, no deberían estar en Egcs. De lo contrario, deberían fusionarse en la copia maestra de config.sub (cuyo mantenedor, por cierto, es Ben).
Resumen:
Un microprocesador RISC avanzado de 32 bits para control integrado; V810 se presenta en este documento. El V810 tiene alto rendimiento y funciones específicas de aplicación. El V810 disipa menos energía que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V. El
chip V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en un chip de 7,7 × 7,7 mm
2
morir.
Resumen:
La decodificación en tiempo real de datos de audio y video MPEG-2 del V830R/AV permite sistemas multimedia prácticos basados en procesadores integrados.
La unidad de ejecución (EXU) es un procesador de ruta de datos de 32b microprogramado que tiene treinta y dos registros de propósito general de 32b, dieciséis registros de bloc de notas de 32b, un desplazador de barril de 64b, una unidad lógica aritmética (ALU) de 32b y un par de registros de control. Tres buses de datos que se ejecutan
Resumen: Los microprocesadores de 32 bits son los dispositivos clave que poseen una alta capacidad de procesamiento de datos, que se obtuvo con los primeros sistemas informáticos de propósito general y los sistemas de minicomputadoras, a un costo mucho menor. Los primeros microprocesadores de 32 bits se limitaban a adoptar una arquitectura y un diseño excelentes utilizando el hardware apropiado por la cantidad de dispositivos que se podían fabricar en un chip. Funciones complejas como la gestión de la memoria virtual y...
Resumen: Este artículo presenta una aplicación práctica del sistema CAD para el diseño y la verificación, que da como resultado chips de microcomputadoras VLSI totalmente personalizados y producibles. El sistema CAD admite tres metodologías de diseño: diseño simbólico combinado con diseño a nivel de máscara, compactación como optimizador y verificación completamente automatizada. Para la optimización del área, el subsistema de diseño simbólico y compactador admite una descripción flexible de patrones de diseño ortogonal con dimensiones arbitrarias de una manera flexible. Los patrones de diseño incluyen datos de ruta, datos poligonales y celdas simbólicas. Para la optimización de potencia y retardo, el compactador compacta los datos de diseño, disminuyendo tanto la resistencia como la capacitancia para cables y capas implantadas con iones. Esta característica es pionera en el compactador de nueva generación. Se debe hacer hincapié en el hecho de que puede compactar datos de diseño a un formato entre un 10 y un 15 por ciento más pequeño que el logrado manualmente. El subsistema de verificación puede detectar todo tipo de errores, más de 30 elementos. Una característica novedosa de la verificación de reglas eléctricas es que investiga errores de lógica complementaria para circuitos CMOS. La sinergia de esas tres metodologías de diseño ha generado varias ventajas significativas. Una es la reducción de mano de obra a más de la mitad, en el proceso de diseño más complicado para lógica aleatoria única. La otra es una salida de compactación de 1600 transistores, más pequeña en 365 milésimas de pulgada/sup2/ que la compactada manualmente. La implementación del circuito en un chip funciona a una frecuencia de reloj de más de 15 MHz. Otro de los logros es el primero en silicio. Se ha logrado en un chip de microcomputadora VLSI totalmente personalizado que consta de más de 100 000 transistores.