El conjunto de instrucciones MIPS 1 es pequeño en comparación con los de las arquitecturas contemporáneas 80x86 y 680x0 , codifica solo operaciones más utilizadas y admite pocos modos de direccionamiento . Combinado con su longitud de instrucción fija y solo tres tipos diferentes de formatos de instrucción, esto simplificó la decodificación y el procesamiento de instrucciones. Empleaba una canalización de instrucciones de cinco etapas , lo que permitía la ejecución a un ritmo cercano a una instrucción por ciclo, algo inusual para su época.
Esta generación MIPS admite hasta cuatro coprocesadores. Además del núcleo de la CPU, el microprocesador R3000 incluye un procesador de control (CP), que contiene un búfer de traducción y una unidad de administración de memoria . [1] El CP funciona como coprocesador . Además del CP, el R3000 también puede admitir un coprocesador numérico externo R3010, [2] junto con otros dos coprocesadores externos.
La CPU R3000 no incluye caché de nivel 1 . En cambio, su controlador de caché en chip opera datos externos e instrucciones en caché de hasta 256 KB cada uno. Puede acceder a ambos cachés durante el mismo ciclo de reloj.
El R3000 tuvo mucho éxito y fue utilizado por muchas empresas en sus estaciones de trabajo y servidores. Usuarios incluidos:
Silicon Graphics para sus estaciones de trabajo Professional IRIS, Personal IRIS e Indigo , y los sistemas de visualización multiprocesador Power Series.
El R3000 también se utilizó como microprocesador integrado. Cuando los avances en tecnología la dejaron obsoleta para sistemas de alto rendimiento, encontró uso continuo en diseños de menor costo. Empresas como LSI Logic desarrollaron derivados del R3000 específicamente para sistemas integrados .
El R3000 fue un desarrollo posterior del R2000 con mejoras menores que incluyen un TLB más grande y un bus más rápido para las cachés externas. La matriz R3000 contenía 115.000 transistores y medía aproximadamente 75.000 mils cuadradas (48 mm 2 ). [7] MIPS era una empresa de semiconductores sin fábrica , por lo que el R3000 fue fabricado por socios de MIPS, incluidos Integrated Device Technology (IDT), LSI Logic , NEC Corporation , Performance Semiconductor y otros. Se fabricó mediante un proceso de semiconductor de óxido metálico complementario (CMOS) de 1,2 μm [1] con dos niveles de interconexión de aluminio .
Troquel MIPS R3000A
Los derivados del R3000 para aplicaciones no integradas incluyen:
R3000A: un desarrollo posterior de MIPS introducido en 1989. Funcionaba a frecuencias de reloj de hasta 40 MHz.
PR3400: desarrollado por Performance Semiconductor, presentado en mayo de 1991, también hasta 40 MHz. Integró Performance Semiconductor PR3000A y PR3010A en un solo troquel.
Los derivados del R3000 para aplicaciones integradas incluyen:
CW4003, DCAM-101: dirigido a aplicaciones de cámaras digitales, el núcleo CW4003 presentaba una unidad de "adición de multiplicador atornillada" (MABO) para aritmética entera acelerada y una unidad de acelerador de procesamiento de píxeles (PPA) accesible a través de la interfaz del coprocesador 2. El DCAM-101 combinó el núcleo CW4003 con módulos que se conectan con un sensor de cámara, pantalla, almacenamiento y otros periféricos, incorporando también una unidad de compresión/descompresión JPEG. [3]
PR31500, PR31700: microprocesadores de Philips Semiconductors utilizados en la gama de PC portátiles Philips Velo . El PR31700 de 75 MHz se fabricó en un proceso de 350 nm, se entregó en un LQFP de 208 pines, funcionó a 3,3 V y disipó solo 350 mW. [ cita necesaria ]
RISController: una familia de microcontroladores de gama baja de IDT. Los modelos incluyen R3041, R3051, R3052, R3071 y R3081.
TX3900: un microcontrolador de Toshiba.
Mongoose-V : una CPU de 10 a 15 MHz expandida y endurecida por radiación para uso en naves espaciales, todavía se utiliza hoy en día en aplicaciones como la sonda espacial New Horizons de la NASA .
Referencias
^ ab Jurij Šilc; Borut Robič; Theo Ungerer (1999). Arquitectura de procesador: del flujo de datos al superescalar y más allá. Springer-Verlag Berlín Heidelberg. pag. 38.ISBN _ 978-3-540-64798-0.
^ Rowen, Chris; Johnson, Marcos; Ries, Paul (junio de 1988). "El coprocesador de coma flotante MIPS R3010". Micro IEEE . El Instituto de Ingenieros Eléctricos y Electrónicos. 8 (3): 53–62. doi :10.1109/40.540. ISSN 0272-1732. S2CID 12859181 . Consultado el 24 de abril de 2022 .
^ ab Archide, Reynaldo (marzo de 1998). "Una CPU flexible para cámaras digitales". Byte . págs. 49–50 . Consultado el 17 de agosto de 2023 .
^ Sharma, Aashish (21 de julio de 2015). "La CPU original de PlayStation está impulsando nuevos horizontes". Fosbytes .
^ Tomson, Iain (14 de enero de 2015). "La sonda de plutonio impulsada por un procesador PlayStation prepara fotografías de Plutón". El registro .
^ Dockrill, Peter (17 de julio de 2015). "La sonda New Horizon de la NASA llegó a Plutón con una CPU de PlayStation como cerebro". Alerta científica .
^ Michael Slater, ed. (1992). Una guía para los microprocesadores RISC. Prensa académica, Inc. pág. 129.ISBN _978-0-12-649140-1.
"Tecnologías MIPS R3000"
Otras lecturas
Rowen, Chris; Johnson, Marcos; Ries, Paul (junio de 1988). "El coprocesador de punto flotante MIPS R3010". Micro IEEE . 8 (3): 53–62. doi :10.1109/40.540. S2CID 12859181.
