MasPar Computer Corporation era un proveedor de minisupercomputadoras fundado en 1987 por Jeff Kalb. La empresa tenía su sede en Sunnyvale, California .
Mientras Kalb era vicepresidente de la división de Digital Equipment Corporation (DEC) que construía circuitos integrados , algunos investigadores de esa división estaban construyendo una supercomputadora basada en la supercomputadora Goodyear MPP (procesador masivo en paralelo). Los investigadores del DEC mejoraron la arquitectura mediante:
Después de que Digital decidiera no comercializar el proyecto de investigación, Kalb decidió iniciar una empresa para vender esta minisupercomputadora. En 1990, se entregó el producto MP-1 de primera generación. En 1992, se envió el siguiente MP-2. La empresa envió más de 200 sistemas.
MasPar junto con nCUBE criticaron el apoyo de gobierno abierto, por parte de DARPA , de los competidores Intel para sus supercomputadoras personales hipercubo ( iPSC ) y la máquina de conexión Thinking Machines en las páginas de Datamation .
Muestras de MasPar MP, del Centro de vuelos espaciales Goddard de la NASA , están almacenadas en el Museo de Historia de la Computación .
MasPar ofreció una familia de máquinas SIMD , segunda fuente de DEC. Las unidades de procesamiento son propietarias.
No había MP-3. MasPar abandonó el negocio de hardware informático en junio de 1996, deteniendo todo el desarrollo de hardware y transformándose en una nueva empresa de software de minería de datos llamada NeoVista Software. NeoVista fue adquirida por Accrue Software en 1999, que a su vez vendió la división a JDA Software en 2001. [2] [3]
MasPar es el único fabricante de supercomputadoras SIMD (a diferencia de las máquinas vectoriales ). En este enfoque, una colección de ALU escucha un programa transmitido desde una fuente central. Las ALU pueden realizar su propia búsqueda de datos, pero todas están bajo el control de una unidad de control de matriz central. Hay un reloj central. El énfasis está en la eficiencia de las comunicaciones y la baja latencia. La arquitectura MasPar está diseñada para escalar y equilibrar el procesamiento, la memoria y la comunicación.
El Maspar MP-1 PE y el Maspar MP-2 PE posterior compatible con binarios son chips CMOS completamente personalizados , diseñados internamente [1] y fabricados por varios proveedores como HP o TI .
La Unidad de control de matriz (ACU) maneja la búsqueda de instrucciones. Es una arquitectura de almacén de carga . La arquitectura MasPar es Harvard en un sentido amplio. La ACU implementa una búsqueda de instrucciones microcodificadas , pero logra una instrucción por reloj similar a RISC. Las unidades aritméticas, ALU con capacidad de recuperación de datos, se implementan en 32 unidades por chip. Cada ALU está conectada en forma de vecino más cercano a otras 8. Las conexiones de los bordes se sacan del chip. En este esquema, los perímetros pueden estar envueltos en toroides . Se pueden conectar hasta 16.384 unidades dentro de los límites de un gabinete. Un enrutador global, esencialmente un conmutador de barra cruzada , proporciona E/S externas a la matriz de procesadores.
El chip MP-2 PE contiene 32 elementos de procesador, cada uno de ellos una ALU completa de 32 bits con punto flotante, registros y una palanca de cambios de barril . Sólo se elimina la función de búsqueda de instrucciones y se coloca en la ACU. El diseño de PE se replica literalmente 32 veces en el chip. El chip está diseñado para interactuar con DRAM , con otros chips de matriz de procesadores y con chips de enrutadores de comunicación.
Cada ALU, denominada segmento PE, contiene sesenta y cuatro registros de 32 bits que se utilizan tanto para números enteros como para coma flotante. Los registros son direccionables tanto por bit como por byte . La unidad de coma flotante maneja aritmética de precisión simple y doble precisión en números de formato IEEE . Cada segmento PE contiene dos registros para la dirección de memoria de datos y los datos. Cada PE también tiene dos puertos serie de un bit, uno para comunicación entrante y otro para comunicación saliente con su vecino más cercano. La dirección de la comunicación se controla globalmente. Los PE también tienen rutas de entrada y salida a un enrutador global para E/S. Un puerto de transmisión permite "promocionar" una única instancia de datos a datos paralelos. Alternativamente, los datos globales se pueden "configurar" en un resultado escalar.
Los enlaces serie admiten comunicación serie de bits de 1 Mbyte/s que permite la comunicación registro-registro coordinada entre procesadores. Cada procesador tiene su propia memoria local, implementada en DRAM. No se incluye memoria interna en los procesadores. Se utiliza decodificación de instrucciones microcodificadas.
Los 32 PE de un chip están agrupados en dos grupos que comparten una interfaz de memoria común, o máquina M, para el acceso. Un marcador global realiza un seguimiento del uso de memoria y registros. El camino a la memoria tiene 16 bits de ancho. Se admiten formatos big y little endian. Cada procesador tiene su propia memoria de 64 Kbytes. Se admiten direccionamiento de memoria de datos tanto directo como indirecto.
El chip está implementado en un CMOS metálico de dos niveles y 1,0 micrómetro , disipa 0,8 vatios y está empaquetado en un PQFP de 208 pines . Se utiliza una frecuencia de reloj relativamente baja de 12,5 MHz.
Las máquinas Maspar están terminadas por una máquina host, generalmente un VAX . Se accede a ellos mediante extensiones a Fortran y C. Se admite punto flotante IEEE completo de precisión simple y doble.
No hay caché para las ALU. No se requiere caché debido a que la interfaz de memoria funciona a una velocidad acorde con los accesos a datos de la ALU.
Las ALU no implementan gestión de memoria para la memoria de datos. La ACU utiliza memoria virtual paginada según demanda para la memoria de instrucciones.
Como truco, MasPar repartió tarjetas de visita con un chip MP-2 PE laminado.