stringtranslate.com

Arquitectura de bits en serie

En la arquitectura de computadoras , las arquitecturas de bits en serie envían datos un bit a la vez, a lo largo de un solo cable, en contraste con las arquitecturas de palabras de bits en paralelo , en las que los valores de datos se envían todos los bits o una palabra a la vez a lo largo de un grupo de cables.

Todas las computadoras digitales construidas antes de 1951, y la mayoría de las primeras máquinas de procesamiento paralelo masivo utilizaban una arquitectura de bits en serie: eran computadoras en serie .

Las arquitecturas de bits en serie se desarrollaron para el procesamiento de señales digitales entre los años 1960 y 1980, incluidas estructuras eficientes para la multiplicación y acumulación de bits en serie. [1]

El procesador HP Nut utilizado en muchas calculadoras Hewlett-Packard funcionaba en serie. [2]

A menudo, los procesadores serie N ocuparán menos área FPGA y tendrán un rendimiento total mayor que un solo procesador paralelo de N bits. [3]

Ver también

Referencias

  1. ^ Negador, Peter B .; Renshaw, David (1985). Procesamiento de señales VLSI: un enfoque de bits en serie. Serie de sistemas VLSI. Addison-Wesley . ISBN 978-0-201-13306-6.
  2. ^ Smith, Eric L. "alboroto" (9 de agosto de 2023). "Problemas del HP-15C CE: 1 error, 2 limitaciones, 3 preguntas". MoHPC: el museo de las calculadoras HP . Archivado desde el original el 10 de agosto de 2023 . Consultado el 24 de septiembre de 2023 .
  3. ^ Andraka., Raymond J. "Construcción de un procesador serie de bits de alto rendimiento en una FPGA" (PDF) .

enlaces externos