La lógica de cuatro fases es un tipo de lógica dinámica y una metodología de diseño para ella . Permitió a los ingenieros no especializados diseñar circuitos integrados bastante complejos , utilizando procesos PMOS o NMOS . Utiliza un tipo de señal de reloj de cuatro fases .
RK "Bob" Booher, un ingeniero de Autonetics , inventó la lógica de cuatro fases y comunicó la idea a Frank Wanlass en Fairchild Semiconductor ; Wanlass promovió esta forma lógica en la División de Microelectrónica de General Instrument . [1] Booher fabricó el primer chip de cuatro fases funcional, el integrador DDA de Autonetics , durante febrero de 1966; más tarde diseñó varios chips y construyó la computadora aerotransportada Autonetics D200 utilizando esta técnica. [2]
En abril de 1967, Joel Karp y Elizabeth de Atley publicaron un artículo titulado "Use four-phase MOS IC logic" (Utilice la lógica de circuitos integrados MOS de cuatro fases) en la revista Electronic Design . [3] Ese mismo año, Cohen, Rubenstein y Wanlass publicaron "MTOS four phase clock systems" (Sistemas de reloj de cuatro fases MTOS). [4] Wanlass había sido director de investigación e ingeniería en la División de Microelectrónica de General Instrument en Nueva York desde que dejó Fairchild Semiconductor en 1964.
Lee Boysel , discípulo de Wanlass [5] y diseñador en Fairchild Semiconductor , y posteriormente fundador de Four-Phase Systems , dio una charla de "última hora" sobre un dispositivo sumador de 8 bits de cuatro fases en octubre de 1967 en la reunión internacional de dispositivos electrónicos. [6] JL Seely, gerente de operaciones MOS en la división de microelectrónica de instrumentos generales, también escribió sobre lógica de cuatro fases a fines de 1967. [7]
En 1968, Boysel publicó un artículo titulado "Adder on a Chip: LSI Helps Reduce Cost of Small Machine" (Un sumador en un chip: LSI ayuda a reducir el coste de las máquinas pequeñas) en la revista Electronics ; [8] Ese mismo año también aparecieron artículos de YT Yen sobre cuatro fases. [9] [10] Poco después aparecieron otros artículos. [11]
Boysel recuerda que la lógica dinámica de cuatro fases le permitió alcanzar 10 veces la densidad de empaquetamiento, 10 veces la velocidad y 1/10 de la potencia en comparación con otras técnicas MOS que se usaban en ese momento ( lógica PMOS de carga saturada con compuerta metálica ), utilizando el proceso MOS de primera generación en Fairchild. [12]
Existen dos tipos de puertas lógicas: una puerta "1" y una puerta "3". Estas difieren únicamente en las fases de reloj que se utilizan para controlarlas. Una puerta puede tener cualquier función lógica; por lo tanto, potencialmente, cada puerta tiene un diseño personalizado. A continuación se muestran un ejemplo de puerta NAND 1 de 2 entradas y una puerta inversora 3, junto con sus fases de reloj (el ejemplo utiliza transistores NMOS):
Los relojes ϕ1 y ϕ3 no deben superponerse, al igual que los relojes ϕ2 y ϕ4. Considerando la compuerta 1, durante el tiempo alto del reloj ϕ1 (también conocido como tiempo de precarga ), la salida C se precarga hasta V(ϕ1)−V th , donde V th representa el umbral del transistor de precarga. Durante el siguiente cuarto de ciclo de reloj (el tiempo de muestreo ), cuando ϕ1 es bajo y ϕ2 es alto, C permanece alto (si A o B son bajos) o C se descarga a nivel bajo (si A y B son altos).
Las entradas A y B deben ser estables durante este tiempo de muestreo. La salida C se vuelve válida durante este tiempo y, por lo tanto, una salida de 1 compuerta no puede controlar las entradas de otra 1 compuerta. Por lo tanto, las 1 compuertas deben alimentar a 3 compuertas y estas, a su vez, deben alimentar a 1 compuertas.
Una cosa más es útil: 2 y 4 puertas. Una puerta 2 se precarga en ϕ1 y muestrea en ϕ3:
y una puerta de 4 precargas en ϕ3 y muestrea en ϕ1.
Las reglas de interconexión de puertas son: 1 puerta puede controlar 2 puertas y/o 3 puertas; 2 puertas pueden controlar solo 3 puertas; 3 puertas pueden controlar 4 puertas y/o 1 puerta; 4 puertas pueden controlar solo 1 puerta:
La lógica de cuatro fases funciona bien; en particular, no hay peligro de carrera porque cada puerta lógica combinacional incluye un registro. Vale la pena señalar que el diseño no requiere la conexión en bus de ninguna fuente de alimentación; solo se conectan en bus las líneas de reloj. Además, dado que la técnica de diseño no tiene relación de transmisión (cf. lógica estática ), muchos diseños pueden utilizar transistores de tamaño mínimo.
Existen algunas dificultades:
La primera calculadora electrónica construida con circuitos integrados de gran escala (LSI), la Sharp QT-8D de 1969, utilizaba lógica de 4 fases, que fue fabricada por Rockwell International porque Japón aún no tenía la tecnología LSI para hacerlo a nivel nacional. [13] La lógica de 4 fases también se consideró para su uso en el Intel 4004 , pero solo Rockwell tenía las herramientas de diseño y la experiencia para hacer circuitos integrados de 4 fases a gran escala en ese momento, por lo que Intel se decidió por la lógica dinámica de 2 fases. [14]
Con la llegada del CMOS , el transistor de precarga se pudo cambiar para que fuera el complemento del transistor de tipo lógico, lo que permite que la salida de la compuerta se cargue rápidamente hasta el nivel alto de la línea de reloj, mejorando así la velocidad, la oscilación de la señal, el consumo de energía y el margen de ruido. Esta técnica se utiliza en la lógica dominó .