Conjunto de instrucciones

Procesadores con diferentes diseños internos pueden compartir un conjunto de instrucciones; por ejemplo, el Intel Pentium y AMD Athlon implementan versiones casi idénticas del conjunto de instrucciones x86, aunque tienen diseños diferentes.El lenguaje máquina está construido a partir de los estados discretos o instrucciones.Estas se caracterizan por instrucciones que necesitan varios pasos, como el control de múltiples unidades funcionales.Algunos ejemplos son: Un tipo complejo de la instrucción que ha llegado a ser particularmente popular recientemente es SIMD (Single Instruction, Multiple Data), una operación que realice la misma operación aritmética en pedazos múltiples de datos al mismo tiempo.Varias implementaciones de SIMD se han traído al mercado bajo nombres comerciales tales como MMX, 3DNow!El primer tipo era el CISC (Complex Instruction Set Computer) que tenía muchas instrucciones diferentes.El resultado fue el segundo tipo, el RISC (Reduced Instruction Set Computer), una arquitectura que utiliza un sistema más pequeño de instrucciones.Sin embargo, un conjunto más complejo puede optimizar operaciones comunes, mejorar memoria/eficiencia de caché, o simplificar la programación.Western Digital MCP-1600 es un ejemplo antiguo, usando una ROM dedicada, separada del microcódigo.Naturalmente, debido a la interpretación de “overhead”, es más lento que ejecutar programas directamente sobre el hardware emulado.Sin embargo, como los equipos RISC normalmente requieren más y más para implementar las instrucciones que ejecutan una determinada tarea, hacen menos óptimo el uso del ancho de banda y de la memoria caché.Estos tipos de núcleos llevan a menudo poco silicio para implementarse, así que pueden ser observadas fácilmente en un FPGA o en una forma multinúcleo.RISC - Debido a la gran cantidad de bits necesarios para codificar los tres registros, este esquema no suele estar disponible en los procesadores RISC con pequeñas instrucciones de 16 bits: load a,reg1; load b,reg2; add reg1+reg2->reg3; store reg3,c.Estas operaciones pueden ser: Son efectuadas por la ALU y suelen cambiar los flags o indicadores de condición.Pueden tener instrucciones para tratar con números en BCD e incluyen operaciones en coma flotante, lo cual se identifica con una 'f' antes del nombre del nemotécnico como por ejemplo: fabsolute Suelen preceder a una instrucción de bifurcación condicional y modifican los flags.