Motorola 68020

El 68020 (y 68030) se basa en una arquitectura pipeline apropiada de tres estados.

Esto tenía cierta limitación, pues cada CPU usada tuvo que ser del mismo modelo (no necesariamente a la misma frecuencia de reloj) y cada FPU tiene que ser del mismo modelo (de nuevo, no necesariamente a la misma frecuencia de reloj) por lo que el multiproceso de un 68020/25 con un 68030/25 no era permitido (el 020, por ejemplo, no podía ser identificado por la MMU interna del 030) pero un 68020/25 con un 68882/33 era perfectamente aceptable y bastante común.

Sin embargo era muy raro ver más de un CPU o FPU en el mismo sistema.

Aunque no fue la intención, los nuevos modos convirtieron al 68020 en muy conveniente para la impresión de páginas.

El decremento de tráfico en el bus resultante es particularmente importante en sistemas que usaban intesivamente el acceso directo a memoria (DMA).