Pat Gelsinger, en ese momento ejerciendo como Director Tecnológico de Intel, reivindicó en 2008 que Intel ve un "camino claro" hacia el nodo de 10 nm.
[7] Mientras que el plan de trabajo se ha basado en la extensión continua de la tecnología CMOS, aunque este plan no garantiza que los CMOS basados en silicio lleguen tan lejos.
Por lo tanto, en este nodo empieza el principio práctico de la nanoelectrónica.
Debida a la amplia utilización de los dieléctricos ultra-low-k como polímeros spin-on u otros materiales porosos, la litografía convencional, el grabado, o incluso procesos de pulido mecánico-químicos es poco probable que sean usados ya que estos materiales contienen una alta densidad de huecos.
Una función de onda del electrón decae exponencialmente en una región "clásicamente prohibida" a una velocidad que puede ser controlada por el voltaje de la puerta.