En ingeniería electrónica , una vía a través de silicio ( TSV ) o vía a través de chip es una conexión eléctrica vertical ( vía ) que pasa completamente a través de una oblea o matriz de silicio . Los TSV son técnicas de interconexión de alto rendimiento que se utilizan como alternativa a la unión de cables y los chips invertidos para crear paquetes 3D y circuitos integrados 3D. En comparación con alternativas como paquete sobre paquete , la densidad de interconexión y dispositivo es sustancialmente mayor y la longitud de las conexiones se vuelve más corta.
Según el proceso de fabricación, existen tres tipos diferentes de TSV: los TSV de vía primera se fabrican antes de que se modele el componente individual ( transistores , condensadores , resistencias , etc.) ( extremo frontal de la línea , FEOL), los TSV de vía media se se fabrican después de que se modela el componente individual pero antes de que las capas de metal ( final de línea , BEOL), y los TSV a través del último se fabriquen después (o durante) el proceso BEOL. [1] [2] Los TSV intermedios son actualmente una opción popular para circuitos integrados 3D avanzados , así como para pilas de intercaladores . [2] [3]
Los TSV a través del extremo frontal de la línea (FEOL) deben tenerse en cuenta cuidadosamente durante las fases de EDA y fabricación. Esto se debe a que los TSV inducen tensión termomecánica en la capa FEOL, lo que afecta el comportamiento del transistor . [4]
Los sensores de imagen CMOS (CIS) estuvieron entre las primeras aplicaciones en adoptar TSV en la fabricación en volumen. En las aplicaciones CIS iniciales, los TSV se formaron en la parte posterior de la oblea del sensor de imagen para formar interconexiones, eliminar las uniones de cables y permitir un factor de forma reducido y interconexiones de mayor densidad. El apilamiento de chips surgió sólo con la llegada del CIS con iluminación trasera (BSI) , e implicó invertir el orden de la lente, los circuitos y el fotodiodo de la iluminación frontal tradicional, de modo que la luz que entra a través de la lente primero llegue al fotodiodo y luego al circuitos. Esto se logró volteando la oblea del fotodiodo, adelgazando la parte posterior y luego uniéndola sobre la capa de lectura usando un enlace de óxido directo, con TSV como interconexiones alrededor del perímetro. [5]
Un paquete 3D ( System in Package , Chip Stack MCM , etc.) contiene dos o más chips ( circuitos integrados ) apilados verticalmente para que ocupen menos espacio y/o tengan mayor conectividad. Se puede encontrar un tipo alternativo de paquete 3D en la tecnología Silicon Carrier Packaging Technology de IBM, donde los circuitos integrados no se apilan, sino que se utiliza un sustrato portador que contiene TSV para conectar varios circuitos integrados en un paquete. En la mayoría de los paquetes 3D, los chips apilados están conectados entre sí a lo largo de sus bordes; Este cableado de borde aumenta ligeramente la longitud y el ancho del paquete y generalmente requiere una capa " intercaladora " adicional entre los chips. En algunos paquetes 3D nuevos, los TSV reemplazan el cableado de borde creando conexiones verticales a través del cuerpo de los chips. El paquete resultante no tiene largo ni ancho agregado. Como no se requiere ningún intercalador, un paquete TSV 3D también puede ser más plano que un paquete 3D con cableado de borde. Esta técnica TSV a veces también se denomina TSS (Through-Silicon Stacking o Thru-Silicon Stacking).
Un circuito integrado 3D (3D IC) es un circuito integrado único construido apilando obleas y/o troqueles de silicio e interconectándolos verticalmente para que se comporten como un solo dispositivo. Al utilizar la tecnología TSV, los circuitos integrados 3D pueden incluir una gran cantidad de funciones en un espacio pequeño. Los diferentes dispositivos en la pila pueden ser heterogéneos, por ejemplo combinando lógica CMOS , DRAM y materiales III-V en un único IC. Además, las rutas eléctricas críticas a través del dispositivo se pueden acortar drásticamente, lo que permite un funcionamiento más rápido. El estándar de memoria DRAM 3D Wide I/O ( JEDEC JESD229) incluye TSV en el diseño. [6]
Los orígenes del concepto TSV se remontan a la patente de William Shockley "Semiconductive Wafer and Method of Making the Same" presentada en 1958 y concedida en 1962, [7] [8] que fue desarrollada posteriormente por los investigadores de IBM Merlin Smith y Emanuel Stern con su patente "Métodos para realizar conexiones pasantes en obleas semiconductoras" presentada en 1964 y concedida en 1967, [9] [10] esta última describe un método para grabar un agujero a través del silicio. [11] TSV no fue diseñado originalmente para la integración 3D, pero los primeros chips 3D basados en TSV se inventaron más tarde en la década de 1980. [12]
Los primeros chips apilados de circuito integrado tridimensional (3D IC) fabricados con un proceso TSV se inventaron en la década de 1980 en Japón . Hitachi presentó una patente japonesa en 1983, seguida por Fujitsu en 1984. En 1986, Fujitsu presentó una patente japonesa que describe una estructura de chips apilados utilizando TSV. [13] En 1989, Mitsumasa Koyonagi de la Universidad de Tohoku fue pionero en la técnica de unión de oblea a oblea con TSV, que utilizó para fabricar un chip LSI 3D en 1989. [13] [14] [15] En 1999, la Asociación de Tecnologías Electrónicas Súper Avanzadas (ASET) en Japón comenzó a financiar el desarrollo de chips IC 3D utilizando tecnología TSV, denominado proyecto "I+D en tecnología de integración de sistemas electrónicos de alta densidad". [13] [16] El Grupo Koyanagi de la Universidad de Tohoku utilizó la tecnología TSV para fabricar un chip sensor de imagen apilado de tres capas en 1999, un chip de memoria de tres capas en 2000, un chip de retina artificial de tres capas en 2001, un microprocesador de capas en 2002 y un chip de memoria de diez capas en 2005. [14]
El método Inter-Chip Via (ICV) fue desarrollado en 1997 por un equipo de investigación de Fraunhofer - Siemens que incluía a Peter Ramm, D. Bollmann, R. Braun, R. Buchner, U. Cao-Minh, Manfred Engelhardt y Armin Klumpp. [17] Era una variación del proceso TSV, y más tarde se llamó tecnología SLID (interdifusión sólido-líquido). [18]
El término "vía a través del silicio" (TSV) fue acuñado por los investigadores de Tru-Si Technologies Sergey Savastiouk, O. Siniaguine y E. Korczynski, quienes propusieron un método TSV para una solución de empaquetado a nivel de oblea (WLP) 3D en 2000. [19]
Los sensores de imagen CMOS que utilizan TSV fueron comercializados por empresas como Toshiba , Aptina y STMicroelectronics durante 2007-2008, y Toshiba denominó su tecnología "Through Chip Via" (TCV). La memoria de acceso aleatorio (RAM) apilada en 3D fue comercializada por Elpida Memory , que desarrolló el primer chip DRAM de 8 GB (apilado con cuatro matrices SDRAM DDR3 ) en septiembre de 2009 y lo lanzó en junio de 2011. TSMC anunció planes para la producción de circuitos integrados en 3D. con tecnología TSV en enero de 2010. [20] En 2011, SK Hynix introdujo 16 GB DDR3 SDRAM ( clase de 40 nm ) utilizando tecnología TSV, [21] Samsung Electronics presentó 32 GB DDR3 ( clase de 30 nm ) apilada en 3D basada en TSV en Septiembre, y luego Samsung y Micron Technology anunciaron la tecnología Hybrid Memory Cube (HMC) basada en TSV en octubre. [20] SK Hynix fabricó el primer chip de memoria de alto ancho de banda (HBM), basado en la tecnología TSV, en 2013. [21]
TSV es el corazón de la integración 3-D IC/Si y es una tecnología que tiene más de 26 años. Incluso el TSV (para alimentación eléctrica) fue inventado por William Shockley en 1962 (la patente se presentó el 23 de octubre de 1958), pero no fue diseñado originalmente para la integración 3-D.