final de la línea

Parte del proceso de fabricación utilizado para crear circuitos integrados.

El proceso BEOL deposita capas de metalización sobre el silicio para interconectar los dispositivos individuales generados durante FEOL (abajo).

Proceso de fabricación CMOS

Back end of the line o back end of the line ( BEOL ) es un proceso en la fabricación de dispositivos semiconductores que consiste en depositar capas de interconexión metálicas sobre una oblea ya modelada con dispositivos. Es la segunda parte de la fabricación de IC, después del inicio de la línea (FEOL) . En BEOL, los dispositivos individuales (transistores, condensadores, resistencias, etc.) se conectan entre sí según cómo se deposita el cableado metálico.

Metalización

Los distintos dispositivos se conectan apilando alternativamente capas de óxido (para fines de aislamiento) y capas de metal (para las vías de interconexión). Las vías entre capas y las interconexiones en las capas individuales se forman así mediante un proceso de estructuración. ^[1]

Los metales comunes son el cobre y el aluminio . BEOL generalmente comienza cuando se deposita la primera capa de metal sobre la oblea. BEOL incluye contactos, capas aislantes ( dieléctricos ), niveles metálicos y sitios de unión para conexiones de chip a paquete. Para los procesos IC modernos, se pueden agregar más de 10 capas de metal en el BEOL.

Antes de 1998, prácticamente todos los chips utilizaban aluminio para las capas metálicas de interconexión, mientras que hoy en día se utiliza principalmente cobre. ^[2]

Pasos

Los pasos del BEOL son: ^{[1] [3]}

1. Silicición de las regiones de fuente y drenaje y de la región de polisilicio .
2. Al agregar un dieléctrico (la primera capa inferior es un dieléctrico premetálico (PMD), para aislar el metal del silicio y el polisilicio), el CMP lo procesa.
3. Haga agujeros en PMD, haga contactos en ellos.
4. Agregar capa de metal 1
5. Agregue un segundo dieléctrico, llamado dieléctrico intermetal (IMD).
6. Haga vías a través de dieléctrico para conectar el metal inferior con el metal superior. Vías rellenadas mediante proceso Metal CVD .

   Repita los pasos 4 a 6 para obtener todas las capas de metal.

7. Agregue una capa de pasivación final para proteger el microchip.

Después de BEOL hay un "proceso back-end" (también llamado post-fab), que no se realiza en la sala limpia, a menudo por otra empresa. Incluye prueba de obleas , rectificado de obleas , separación de matrices , pruebas de matrices, embalaje de circuitos integrados y prueba final.

Ver también

• Extremo frontal de la línea (FEOL)
• Circuito integrado
• Vidrio de fosfosilicato

Referencias

1. J. Lienig, J. Scheible (2020). "Cap. 2.9.4: BEOL: Conexión de dispositivos". Fundamentos del diseño de trazado de circuitos electrónicos. Saltador. pag. 82. doi :10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. S2CID  215840278.
2. "Arquitectura de interconexión de cobre".
3. Karen A. Reinhardt y Werner Kern (2008). Manual de tecnología de limpieza de obleas de silicio (2ª ed.). Guillermo Andrés. pag. 202.ISBN​ 978-0-8155-1554-8.

Otras lecturas

• "Capítulo 11: Tecnología back-end". Tecnología Silicon VLSI: fundamentos, práctica y modelado . Prentice Hall. 2000, págs. 681–786. ISBN 0-13-085037-3.
• "Capítulo 7.2.2: Integración del proceso CMOS: Integración de backend-of-the-line". CMOS: diseño, trazado y simulación de circuitos. Wiley-IEEE. 2010, págs. 199–208 [177–79]. ISBN 978-0-470-88132-3.
• "Capítulo 2: Conocimientos tecnológicos: del silicio a los dispositivos". Fundamentos del diseño de circuitos electrónicos, por Lienig, Scheible, Springer, doi :10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0 , 2020. p. 82 (2.9.4 BEOL: Conexión de dispositivos)