El par de transferencia de espín ( STT ) es un efecto en el que la orientación de una capa magnética en una unión de túnel magnético o válvula de espín se puede modificar utilizando una corriente polarizada por espín.
Los portadores de carga (como los electrones) tienen una propiedad conocida como espín , que es una pequeña cantidad de momento angular intrínseco al portador. Una corriente eléctrica generalmente no está polarizada (consta de un 50% de electrones de giro ascendente y un 50% de electrones descendentes); una corriente polarizada por espín es aquella que tiene más electrones de cualquier espín. Al hacer pasar una corriente a través de una capa magnética gruesa (generalmente llamada "capa fija"), se puede producir una corriente polarizada por espín. Si esta corriente polarizada por espín se dirige a una segunda capa magnética más delgada (la "capa libre"), el momento angular puede transferirse a esta capa, cambiando su orientación. Esto se puede utilizar para excitar oscilaciones o incluso cambiar la orientación del imán. Los efectos normalmente sólo se ven en dispositivos a escala nanométrica.
El par de transferencia de giro se puede utilizar para invertir los elementos activos en la memoria magnética de acceso aleatorio. La memoria de acceso aleatorio magnético con par de transferencia de giro (STT-RAM o STT-MRAM) es una memoria no volátil con un consumo de energía de fuga casi nulo, lo que supone una gran ventaja sobre las memorias basadas en carga como SRAM y DRAM . STT-RAM también tiene las ventajas de un menor consumo de energía y una mejor escalabilidad que la memoria de acceso aleatorio magnetorresistiva (MRAM) convencional que utiliza campos magnéticos para invertir los elementos activos. [1] La tecnología de par de transferencia de espín tiene el potencial de hacer posibles dispositivos MRAM que combinen bajos requisitos de corriente y costos reducidos; sin embargo, la cantidad de corriente necesaria para reorientar la magnetización es actualmente demasiado alta para la mayoría de las aplicaciones comerciales, y la reducción de esta densidad de corriente por sí sola es la base de la investigación académica actual en electrónica de espín. [2]
El Centro de Investigación de Sony publicó la primera solicitud de patente japonesa para SPINOR (RAM de lectura/escritura ortogonal no volátil de inyección polarizada por giro), un precursor de la RAM STT, en 1997. [3] Posteriormente, en IEDM 2005, los investigadores de Sony informaron sobre la primera memoria RAM funcional de 4kb. Memoria STT, denominada Spin-RAM, con sustitución de la capa espaciadora paramagnética de la memoria SPINOR por dieléctrico MgO. [4]
Hynix Semiconductor y Grandis formaron una sociedad en abril de 2008 para explorar el desarrollo comercial de la tecnología STT-RAM. [5] [6]
Hitachi y la Universidad de Tohoku demostraron una STT-RAM de 32 Mbit en junio de 2009. [7]
El 1 de agosto de 2011, Grandis anunció que Samsung Electronics la había comprado por una suma no revelada. [8]
En 2011, Qualcomm presentó en el Simposio sobre circuitos VLSI una STT-MRAM integrada de 1 Mbit, fabricada con tecnología LP de 45 nm de TSMC . [9]
En mayo de 2011, Russian Nanotechnology Corp. anunció una inversión de 300 millones de dólares en Crocus Nano Electronics (una empresa conjunta con Crocus Technology ) que construirá una fábrica de MRAM en Moscú, Rusia.
En 2012, Everspin Technologies lanzó el primer módulo de memoria dual en línea DDR3 ST-MRAM disponible comercialmente que tiene una capacidad de 64 Mb. [10]
En junio de 2019, Everspin Technologies inició la producción piloto de chips STT-MRAM de 28 nm y 1 Gb. [11]
En diciembre de 2019, Intel demostró STT-MRAM para caché L4 [12]
En 2022, TechInsights encuentra una memoria STT-MRAM integrada de 16 MB en la MCU del rastreador de actividad física FitBit Luxe y en la de varios otros productos portátiles disponibles comercialmente. [13]
Otras empresas que trabajan en STT-RAM incluyen Avalanche Technology, Crocus Technology [14] y Spin Transfer Technologies. [15]
{{cite book}}: |journal=ignorado ( ayuda ){{cite conference}}: Mantenimiento CS1: varios nombres: lista de autores ( enlace )