stringtranslate.com

RAM magnetorresistiva

La memoria magnetorresistiva de acceso aleatorio ( MRAM ) es un tipo de memoria de acceso aleatorio no volátil que almacena datos en dominios magnéticos . [1] Desarrollada a mediados de la década de 1980, sus defensores han argumentado que la RAM magnetorresistiva eventualmente superará a las tecnologías competidoras para convertirse en una memoria dominante o incluso universal . [2] Actualmente, las tecnologías de memoria en uso, como la RAM flash y la DRAM, tienen ventajas prácticas que hasta ahora han mantenido a la MRAM en un nicho de mercado.

Descripción

Estructura simplificada de una celda MRAM [3]

A diferencia de las tecnologías de chips RAM convencionales , los datos en MRAM no se almacenan como carga eléctrica o flujos de corriente, sino mediante elementos de almacenamiento magnéticos . Los elementos están formados por dos placas ferromagnéticas , cada una de las cuales puede contener una magnetización, separadas por una fina capa aislante. Una de las dos placas es un imán permanente fijado a una polaridad particular; La magnetización de la otra placa se puede cambiar para que coincida con la de un campo externo para almacenar memoria. Esta configuración se conoce como unión de túnel magnético (MTJ) y es la estructura más simple para un bit MRAM . Un dispositivo de memoria se construye a partir de una cuadrícula de tales "celdas".

El método más simple de lectura se logra midiendo la resistencia eléctrica de la celda. Una celda en particular se selecciona (típicamente) alimentando un transistor asociado que conmuta la corriente desde una línea de suministro a través de la celda a tierra. Debido a la magnetorresistencia del túnel , la resistencia eléctrica de la celda cambia con la orientación relativa de la magnetización en las dos placas. Midiendo la corriente resultante, se puede determinar la resistencia dentro de cualquier celda en particular y, a partir de esto, la polaridad de magnetización de la placa grabable. Normalmente, si las dos placas tienen la misma alineación de magnetización (estado de baja resistencia), esto se considera que significa "1", mientras que si la alineación es antiparalela la resistencia será mayor (estado de alta resistencia) y esto significa "0".

Los datos se escriben en las celdas utilizando diversos medios. En el diseño "clásico" más simple, cada celda se encuentra entre un par de líneas de escritura dispuestas en ángulo recto entre sí, paralelas a la celda, una encima y otra debajo de la celda. Cuando pasa corriente a través de ellos, se crea un campo magnético inducido en la unión, que la placa grabable capta. Este patrón de funcionamiento es similar a la memoria de núcleo magnético , un sistema comúnmente utilizado en la década de 1960.

Sin embargo, debido a variaciones de proceso y materiales, una serie de celdas de memoria tiene una distribución de campos de conmutación con una desviación σ. Por lo tanto, para programar todos los bits en una matriz grande con la misma corriente, el campo aplicado debe ser mayor que el campo de conmutación "seleccionado" medio en más de 6σ. Además, el campo aplicado debe mantenerse por debajo de un valor máximo. Así, esta MRAM "convencional" debe mantener bien separadas estas dos distribuciones. Como resultado, existe una ventana operativa estrecha para los campos de programación; y sólo dentro de esta ventana se pueden programar todos los bits sin errores ni perturbaciones. En 2005, se aplicó una "conmutación Savtchenko" basada en el comportamiento único de una capa libre de antiferromagnético sintético (SAF) para resolver este problema. [4] La capa SAF está formada por dos capas ferromagnéticas separadas por una capa espaciadora de acoplamiento no magnético. Para un antiferroimán sintético que tiene cierta anisotropía neta Hk en cada capa, existe un campo de espín-flop crítico Hsw en el cual las dos magnetizaciones de la capa antiparalela rotarán (flop) para ser ortogonales al campo aplicado H con cada capa moviéndose ligeramente en la dirección de h . Por lo tanto, si solo se aplica una corriente de línea (bits medio seleccionados), el ángulo de campo de 45° no puede cambiar el estado. Debajo de la transición de alternancia, no hay perturbaciones hasta los campos más altos.

Sin embargo, este enfoque todavía requiere una corriente bastante sustancial para generar el campo, lo que lo hace menos interesante para usos de baja potencia, una de las principales desventajas de la MRAM. Además, a medida que se reduce el tamaño del dispositivo, llega un momento en que el campo inducido se superpone a celdas adyacentes en un área pequeña, lo que genera posibles escrituras falsas. Este problema, el problema de la media selección (o la alteración de la escritura), parece establecer un tamaño mínimo bastante grande para este tipo de celda. Una solución experimental a este problema fue utilizar dominios circulares escritos y leídos utilizando el efecto magnetorresistivo gigante , pero parece que esta línea de investigación ya no está activa.

Una técnica más nueva, el par de transferencia de espín (STT) o la conmutación de transferencia de espín , utiliza electrones alineados con el espín ("polarizados") para apretar directamente los dominios. En concreto, si los electrones que fluyen hacia una capa tienen que cambiar su espín, se desarrollará un par que se transferirá a la capa cercana. Esto reduce la cantidad de corriente necesaria para escribir las celdas, lo que lo hace más o menos igual que el proceso de lectura. [ cita necesaria ] Existe la preocupación de que el tipo "clásico" de celda MRAM tenga dificultades con altas densidades debido a la cantidad de corriente necesaria durante las escrituras, un problema que STT evita. Por esta razón, los defensores de STT esperan que la técnica se utilice para dispositivos de 65 nm y menos. [5] La desventaja es la necesidad de mantener la coherencia del giro. En general, el STT requiere mucha menos corriente de escritura que la MRAM convencional o de conmutación. La investigación en este campo indica que la corriente STT se puede reducir hasta 50 veces utilizando una nueva estructura compuesta. [6] Sin embargo, el funcionamiento a mayor velocidad aún requiere mayor corriente. [7]

Otras posibles disposiciones incluyen el "transporte vertical MRAM" (VMRAM), que utiliza corriente a través de una columna vertical para cambiar la orientación magnética, una disposición geométrica que reduce el problema de perturbación de la escritura y, por lo tanto, puede usarse con mayor densidad. [8]

Un artículo de revisión [9] proporciona detalles de los materiales y los desafíos asociados con MRAM en la geometría perpendicular. Los autores describen un nuevo término llamado "Pentalemma", que representa un conflicto en cinco requisitos diferentes, como la corriente de escritura, la estabilidad de los bits, la legibilidad, la velocidad de lectura/escritura y la integración del proceso con CMOS. Se analiza la selección de materiales y el diseño de MRAM para cumplir con esos requisitos.

Comparación con otros sistemas.

Densidad

El principal determinante del coste de un sistema de memoria es la densidad de los componentes utilizados para componerlo. Componentes más pequeños, y en menor cantidad, significan que se pueden empaquetar más "células" en un solo chip, lo que a su vez significa que se pueden producir más a la vez a partir de una sola oblea de silicio. Esto mejora el rendimiento, que está directamente relacionado con el coste.

La DRAM utiliza un pequeño condensador como elemento de memoria, cables para transportar corriente hacia y desde él y un transistor para controlarlo, denominado celda "1T1C". Esto hace que la DRAM sea la RAM de mayor densidad disponible actualmente y, por lo tanto, la menos costosa, razón por la cual se utiliza para la mayoría de la RAM que se encuentra en las computadoras.

La MRAM es físicamente similar a la DRAM en su composición y, a menudo, requiere un transistor para la operación de escritura (aunque no es estrictamente necesario). El escalado de transistores a una mayor densidad conduce necesariamente a una menor corriente disponible, lo que podría limitar el rendimiento de la MRAM en los nodos avanzados.

El consumo de energía

Dado que los condensadores utilizados en DRAM pierden su carga con el tiempo, los conjuntos de memoria que utilizan DRAM deben actualizar todas las celdas de sus chips varias veces por segundo, leyendo cada una y reescribiendo su contenido. A medida que las celdas DRAM disminuyen de tamaño, es necesario actualizarlas con más frecuencia, lo que resulta en un mayor consumo de energía.

Por el contrario, MRAM nunca requiere una actualización. Esto significa que no sólo conserva su memoria con la alimentación apagada, sino que además no hay un consumo constante de energía. Si bien en teoría el proceso de lectura requiere más potencia que el mismo proceso en una DRAM, en la práctica la diferencia parece ser muy cercana a cero. Sin embargo, el proceso de escritura requiere más potencia para superar el campo existente almacenado en la unión, variando de tres a ocho veces la potencia requerida durante la lectura. [10] [11] Aunque la cantidad exacta de ahorro de energía depende de la naturaleza del trabajo (una escritura más frecuente requerirá más energía), en general los defensores de MRAM esperan un consumo de energía mucho menor (hasta un 99% menos) en comparación con la DRAM. Las MRAM basadas en STT eliminan la diferencia entre lectura y escritura, lo que reduce aún más los requisitos de energía.

También vale la pena comparar la MRAM con otro sistema de memoria común: la RAM flash . Al igual que la MRAM, la memoria flash no pierde memoria cuando se corta la energía, lo que la hace muy común en aplicaciones que requieren almacenamiento persistente. Cuando se utilizan para lectura, flash y MRAM son muy similares en cuanto a requisitos de energía. Sin embargo, el flash se reescribe utilizando un gran pulso de voltaje (aproximadamente 10 V) que se almacena con el tiempo en una bomba de carga , que consume mucho tiempo y energía. Además, el pulso actual degrada físicamente las celdas flash, lo que significa que la flash solo se puede escribir un número finito de veces antes de que deba ser reemplazada.

Por el contrario, MRAM requiere sólo un poco más de energía para escribir que para leer y ningún cambio en el voltaje, lo que elimina la necesidad de una bomba de carga. Esto conduce a un funcionamiento mucho más rápido, un menor consumo de energía y una vida útil indefinidamente larga.

Retención de datos

A menudo se promociona la MRAM como una memoria no volátil. Sin embargo, la actual MRAM de alta capacidad, la memoria de par de transferencia de espín, proporciona una retención mejorada a costa de un mayor consumo de energía, es decir , una mayor corriente de escritura. En particular, la corriente de escritura crítica (mínima) es directamente proporcional al factor de estabilidad térmica Δ. [12] La retención es a su vez proporcional a exp(Δ). Por lo tanto, la retención se degrada exponencialmente con una corriente de escritura reducida.

Velocidad

El rendimiento de la memoria dinámica de acceso aleatorio (DRAM) está limitado por la velocidad a la que la carga almacenada en las celdas puede drenarse (para lectura) o almacenarse (para escribir). El funcionamiento de MRAM se basa en medir voltajes en lugar de cargas o corrientes, por lo que se necesita menos "tiempo de estabilización". Los investigadores de IBM han demostrado dispositivos MRAM con tiempos de acceso del orden de 2 ns, algo mejores que incluso las DRAM más avanzadas basadas en procesos mucho más nuevos. [13] Un equipo del Physikalisch-Technische Bundesanstalt alemán ha demostrado dispositivos MRAM con tiempos de estabilización de 1 ns, mejores que los límites teóricos actualmente aceptados para DRAM, aunque la demostración fue de una sola celda. [14] Las diferencias en comparación con el flash son mucho más significativas, con velocidades de escritura hasta miles de veces más rápidas. Sin embargo, estas comparaciones de velocidad no son para corrientes comparables. La memoria de alta densidad requiere transistores pequeños con corriente reducida, especialmente cuando se construyen para una baja fuga en espera. En tales condiciones, es posible que no se alcancen tan fácilmente tiempos de escritura inferiores a 30 ns. En particular, para alcanzar la estabilidad del reflujo de soldadura de 260 °C durante 90 segundos, se han requerido pulsos de 250 ns. [15] Esto está relacionado con el elevado requisito de estabilidad térmica que aumenta la tasa de error de bits de escritura. Para evitar fallas debido a una corriente más alta, se necesitan pulsos más largos.

Para la MRAM STT perpendicular, el tiempo de conmutación está determinado en gran medida por la estabilidad térmica Δ así como por la corriente de escritura. [16] Un Δ mayor (mejor para la retención de datos) requeriría una corriente de escritura mayor o un pulso más largo. Una combinación de alta velocidad y retención adecuada sólo es posible con una corriente de escritura suficientemente alta.

La única tecnología de memoria actual que compite fácilmente con la MRAM en términos de rendimiento a una densidad comparable es la memoria estática de acceso aleatorio (SRAM). SRAM consta de una serie de transistores dispuestos en un flip-flop , que mantendrá uno de dos estados mientras se aplique energía. Dado que los transistores requieren una potencia muy baja, su tiempo de conmutación es muy bajo. Sin embargo, dado que una celda SRAM consta de varios transistores, normalmente cuatro o seis, su densidad es mucho menor que la de la DRAM. Esto lo hace caro, por lo que se utiliza sólo para pequeñas cantidades de memoria de alto rendimiento, en particular la memoria caché de la CPU en casi todos los diseños modernos de unidades centrales de procesamiento .

Aunque MRAM no es tan rápido como SRAM, se acerca lo suficiente como para resultar interesante incluso en esta función. Dada su densidad mucho mayor, un diseñador de CPU puede inclinarse por utilizar MRAM para ofrecer un caché mucho más grande pero algo más lento, en lugar de uno más pequeño pero más rápido. Queda por ver cómo se desarrollará esta compensación en el futuro.

Resistencia

La resistencia de la MRAM se ve afectada por la corriente de escritura, al igual que la retención y la velocidad, así como por la corriente de lectura. Cuando la corriente de escritura es lo suficientemente grande para la velocidad y la retención, se debe considerar la probabilidad de falla del MTJ. [17] Si la relación corriente de lectura/corriente de escritura no es lo suficientemente pequeña, es más probable que se produzcan perturbaciones en la lectura, es decir, se produce un error de lectura durante uno de los muchos ciclos de conmutación. La tasa de error de perturbación de lectura está dada por

,

donde τ es el tiempo de relajación (1 ns) y I crit es la corriente de escritura crítica. [18] Una mayor resistencia requiere un nivel de resistencia suficientemente bajo . Sin embargo, una lectura más baja también reduce la velocidad de lectura. [19]

La resistencia está limitada principalmente por la posible descomposición de la fina capa de MgO. [20] [21]

En general

MRAM tiene un rendimiento similar al de SRAM, posible gracias al uso de suficiente corriente de escritura. Sin embargo, esta dependencia de la corriente de escritura también hace que sea un desafío competir con la mayor densidad comparable a la DRAM y Flash convencionales. Sin embargo, existen algunas oportunidades para MRAM donde no es necesario maximizar la densidad. Desde un punto de vista de la física fundamental, el enfoque de par de transferencia de espín de MRAM está ligado a un "rectángulo de la muerte" formado por los requisitos de retención, resistencia, velocidad y potencia, como se explicó anteriormente.

Si bien el equilibrio entre potencia y velocidad es universal para los dispositivos electrónicos, el equilibrio entre resistencia y retención a alta corriente y la degradación de ambos a baja Δ es problemático. La resistencia se limita en gran medida a 10 8 ciclos. [22]

Alternativas a MRAM

Los ciclos de escritura limitados de Flash y EEPROM son un problema grave para cualquier función similar a la RAM. Además, la alta potencia necesaria para escribir las celdas es un problema en los nodos de bajo consumo, donde a menudo se utiliza RAM no volátil. La energía también necesita tiempo para "acumularse" en un dispositivo conocido como bomba de carga , lo que hace que la escritura sea dramáticamente más lenta que la lectura, a menudo tan rápida como 1/1000. Si bien la MRAM ciertamente fue diseñada para abordar algunos de estos problemas, se están produciendo o se han propuesto otros dispositivos de memoria nuevos para abordar estas deficiencias.

Hasta la fecha, el único sistema similar que ha entrado en producción generalizada es la RAM ferroeléctrica o F-RAM (a veces denominada FeRAM).

También están viendo un renovado interés la memoria de óxido de silicio-nitruro-óxido-silicio ( SONOS ) y ReRAM . 3D XPoint también ha estado en desarrollo, pero se sabe que tiene un presupuesto de energía mayor que la DRAM. [23]

Historia

Primera oblea MRAM de 200 mm y 1 Mb, fabricada por Motorola , 2001

Aplicaciones

La posible aplicación práctica de la MRAM incluye prácticamente todos los dispositivos que tienen algún tipo de memoria en su interior, como sistemas aeroespaciales y militares, cámaras digitales , computadoras portátiles , tarjetas inteligentes , teléfonos móviles , estaciones base celulares, computadoras personales , reemplazo de SRAM con batería , especialidad de registro de datos. memorias ( soluciones de caja negra ), reproductores multimedia y lectores de libros, etc.

Ver también

Referencias

  1. ^ Estados Unidos 4731757A, "Memoria magnetorresistiva que incluye celdas de almacenamiento de película delgada con extremos cónicos" 
  2. ^ Akerman, J. (2005). "FÍSICA APLICADA: Hacia una memoria universal". Ciencia . 308 (5721): 508–510. doi : 10.1126/ciencia.1110549. PMID  15845842. S2CID  60577959.
  3. ^ Fuxi, Gan; Yang, Wang (9 de febrero de 2015). Almacenamiento de datos a nanoescala: avances y aplicaciones. Prensa CRC. ISBN 9789814613200- a través de libros de Google.
  4. ^ Engel, BN; Akerman, J.; Carnicero, B.; Dave, RW; Deherrera, M.; Durlam, M.; Grynkewich, G.; Janesky, J.; Pietambaram, SV; Rizzo, Dakota del Norte; Masacre, JM; Smith, K.; Sol, JJ; Teherani, S. (2005). "Una MRAM de conmutación de 4 Mb basada en un método de conmutación y un bit novedoso". Transacciones IEEE sobre magnetismo . 41 (1): 132. Código bibliográfico : 2005ITM....41..132E. doi :10.1109/TMAG.2004.840847. S2CID  38616311.
  5. ^ "Renesas y Grandis colaborarán en el desarrollo de MRAM de 65 nm que emplea transferencia de par de giro", 1 de diciembre de 2005.
  6. ^ "Corriente de conmutación más baja para la transferencia de par de giro en dispositivos de almacenamiento magnéticos como la memoria de acceso aleatorio magnetorresistiva (MRAM)". Universidad de Minnesota . Consultado el 15 de agosto de 2011 .
  7. ^ Y. Huai, "Spin-Transfer Torque MRAM (STT-MRAM): desafíos y perspectivas", Boletín AAPPS, diciembre de 2008, vol. 18, núm. 6, pág. 33.
  8. ^ "Cómo funciona MRAM".
  9. ^ Sbiaa, R.; Meng, H.; Piramanayagam, SN (2011). "Materiales con anisotropía magnética perpendicular para memoria magnética de acceso aleatorio". Estado físico Solidi RRL . 5 (12): 413. Código bibliográfico : 2011PSSRR...5..413S. doi : 10.1002/pssr.201105420 . S2CID  98626346.
  10. ^ Gallagher, WJ; Parkin, SSP (24 de enero de 2006). "Desarrollo de la unión de túnel magnético MRAM en IBM: desde las primeras uniones hasta un chip demostrador de MRAM de 16 Mb". IBM.
  11. ^ Desikan, Rajagopalan; et al. (27 de septiembre de 2002). "MRAM en chip como reemplazo de alto ancho de banda y baja latencia para memorias físicas DRAM" (PDF) . Departamento de Ciencias de la Computación, Universidad de Texas en Austin.
  12. ^ "Consideraciones de área, potencia y latencia de STT-MRAM para sustituir la memoria principal" (PDF) .
  13. ^ "Pasado, presente y futuro de MRAM", NIST Magnetic Technology, 22 de julio de 2003
  14. ^ Kate McAlpine, "El truco de giro y giro apunta a la RAM más rápida hasta el momento", NewScientist , 13 de agosto de 2008
  15. ^ L. Thomas y otros, S3S 2017
  16. ^ Khvalkovskiy, AV; Apalkov, D.; vatios, S.; Chepulskii, R.; Playa, RS.; Ong, A.; Tang, X.; Driskill-Smith, A.; Mayordomo, WH; Visscher, PB; Lottis, D.; Chen, E.; Nikitin, V.; Krounbi, M. (2013). "Principios básicos del funcionamiento de células STT-MRAM en matrices de memoria". Revista de Física D: Física Aplicada . 46 (7): 074001. Código bibliográfico : 2013JPhD...46g4001K. doi :10.1088/0022-3727/46/7/074001. S2CID  110519121.
  17. ^ Schäfers, M.; Drewello, V.; Reiss, G.; Tomás, A.; Thiel, K.; Eilers, G.; Münzenberg, M.; Schuhmann, H.; Seibt, M. (2009). "Avería eléctrica en uniones de barrera de túnel de MgO ultrafinas para conmutación de par de transferencia de espín". Letras de Física Aplicada . 95 (23): 232119. arXiv : 0907.3579 . Código Bib : 2009ApPhL..95w2119S. doi : 10.1063/1.3272268. S2CID  119251634.
  18. ^ Bishnoi, R.; Ebrahimi, M.; Oboril, F.; Tahoori, MB (2014). "Leer detección de fallas perturbadoras en STT-MRAM". Conferencia Internacional de Pruebas 2014 . págs. 1–7. doi :10.1109/TEST.2014.7035342. ISBN 978-1-4799-4722-5. S2CID  7957290.
  19. ^ Chang, M.; Shen, S.; Liu, C.; Wu, C.; Lin, Y.; Rey, Y.; Lin, C.; Liao, H.; Chih, Y.; Yamauchi, H. (marzo de 2013). "Un amplificador de detección basado en muestreo de corriente de lectura aleatoria rápida, tolerante a la compensación, para memoria no volátil de corriente de celda pequeña". Revista IEEE de circuitos de estado sólido . 48 (3): 864–877. Código Bib : 2013IJSSC..48..864C. doi :10.1109/JSSC.2012.2235013. S2CID  23020634.
  20. ^ "Ventanas de tiempo de escritura limitado por avería para STT-MRAM". www.linkedin.com .
  21. ^ JH Lim et al., "Investigación de la naturaleza físico-estadística de la descomposición dieléctrica del MgO en STT-MRAM en diferentes condiciones de funcionamiento", IEDM 2018.
  22. ^ "Ruta de pila".
  23. ^ Febrero de 2018, Paul Alcorn 26 (26 de febrero de 2018). "Platos Lenovo en 3D XPoint DIMMS, Apache Pass en ThinkSystem SD650". Hardware de Tom .{{cite web}}: CS1 maint: numeric names: authors list (link)
  24. ^ ab "James Daughton, memoria de acceso aleatorio magnetorresistiva (MRAM)" (PDF) .
  25. ^ "NASA JPL, estado de la tecnología MRAM" (PDF) .
  26. ^ "GMR: un gran salto para la investigación de IBM". Archivado desde el original el 11 de enero de 2012.
  27. ^ L Berger (octubre de 1996). "Emisión de ondas de espín por una multicapa magnética atravesada por una corriente". Revisión física B. 54 (13): 9353–8. Código bibliográfico : 1996PhRvB..54.9353B. doi : 10.1103/physrevb.54.9353. PMID  9984672.
  28. ^ Slonczewski, JC (octubre de 1996). "Excitación impulsada por corriente de multicapas magnéticas". Revista de Magnetismo y Materiales Magnéticos . 159 (1–2): L1–L7. Código Bib : 1996JMMM..159L...1S. doi :10.1016/0304-8853(96)00062-5.
  29. ^ Maiken, Eric. "Dispositivo de memoria de acceso aleatorio no volátil". patentes.google.com . Oficina de Patentes de Japón . Consultado el 20 de mayo de 2023 .
  30. ^ NP Vasil'eva (octubre de 2003), "Dispositivos magnéticos de memoria de acceso aleatorio", Automatización y control remoto , 64 (9): 1369–85, doi :10.1023/a:1026039700433, S2CID  195291447
  31. ^ Estados6633498 Estados Unidos 6633498, Engel; Bradley N., Janesky; Jason Allen, Rizzo; Nicholas D., "Memoria de acceso aleatorio magnetorresistiva con campo de conmutación reducido" 
  32. ^ "Búsqueda de premios de la NSF: Premio n.° 0539675 - SBIR Fase I: Memoria de criptoclave sensible a manipulaciones de remanencia cero". www.nsf.gov .
  33. ^ "Toshiba y NEC desarrollan la MRAM de mayor densidad y más rápida del mundo" (Presione soltar). Corporación NEC. 2006-02-07 . Consultado el 10 de julio de 2006 .
  34. ^ "Freescale lidera la industria en la comercialización de tecnología MRAM" (Presione soltar). Semiconductores de escala libre. 2006-07-10. Archivado desde el original el 13 de octubre de 2007 . Consultado el 10 de julio de 2006 .
  35. ^ Lammers, David (7 de octubre de 2006). "El debut de MRAM indica la transición de la memoria". EE veces.
  36. ^ "Prototipo de chip de RAM no volátil de 2 Mbit que emplea el método de escritura de par de transferencia de giro" (Comunicado de prensa). Hitachi Ltd. 2007-02-13 . Consultado el 13 de febrero de 2007 .
  37. ^ "IBM y TDK lanzan un proyecto conjunto de investigación y desarrollo para MRAM avanzada" (Presione soltar). IBM. 2007-08-19 . Consultado el 22 de agosto de 2007 .
  38. ^ "Toshiba desarrolla un nuevo dispositivo MRAM que abre el camino a la capacidad de gigabits" (Presione soltar). Corporación Toshiba. 2007-11-06 . Consultado el 6 de noviembre de 2007 .
  39. ^ "NEC desarrolla la MRAM compatible con SRAM más rápida del mundo con una velocidad de funcionamiento de 250 MHz" (Presione soltar). Corporación NEC. 2007-11-30 . Consultado el 1 de diciembre de 2007 .
  40. ^ Greenemeier, Larry. "El satélite japonés fue el primero en utilizar memoria magnética". Científico americano .
  41. ^ "Samsung, socio de Hynix en STT-MRAM". Archivado desde el original el 12 de noviembre de 2008 . Consultado el 1 de octubre de 2008 .
  42. ^ "Máquina Wayback" (PDF) . Archivado desde el original (PDF) el 26 de julio de 2012.
  43. ^ de la Merced, Michael J. (9 de junio de 2008). "Chip Maker anunciará que creará una unidad de memoria". Los New York Times .
  44. ^ LaPedus, Mark (13 de noviembre de 2008). "La escisión de MRAM de Freescale lanza nuevos dispositivos". Tiempos EE.UU.
  45. ^ [1] Archivado el 31 de mayo de 2009 en Wayback Machine .
  46. ^ "Noticias | Tecnología Crocus". Archivado desde el original el 22 de abril de 2010.
  47. ^ Johnson, R Colin (16 de noviembre de 2009). "Los chips MRAM se vuelven seriales en medidores inteligentes". Tiempos EE.UU.
  48. ^ Ron Wilson (19 de abril de 2010). "Everspin MRAM alcanza los 16 Mbits, mira hacia el uso integrado en SoC". EDN. Archivado desde el original el 21 de enero de 2013.
  49. ^ David Manners (20 de abril de 2010). "Everspin lanza MRAM de 16 Mbit, volumen en julio". Semanal de Electrónica.
  50. ^ Motoyuki Ooishi; Electrónica Nikkei (23 de junio de 2010). "[VLSI] Hitachi y Tohoku Univ anuncian SPRAM celular multinivel - ¡Tech-On!". Techon.nikkeibp.co.jp . Consultado el 9 de enero de 2014 .
  51. ^ "Almacenamiento de datos MRAM extremadamente rápido al alcance" (Presione soltar). PTB. 2011-03-08 . Consultado el 9 de marzo de 2011 .
  52. ^ Charlie Demerjian (16 de noviembre de 2012). "Everspin hace realidad ST-MRAM, LSI AIS 2012: memoria no volátil con velocidades DDR3". SemiAccurate.com.
  53. ^ "Comunicado de prensa de Everspin" (PDF) . Archivado desde el original (PDF) el 30 de marzo de 2013.
  54. ^ "MRAM controlada por voltaje: estado, desafíos y perspectivas". Tiempos EE.UU.
  55. ^ "Everspin ST-MRAM incorporado para memoria caché en memoria SSD de Buffalo". Cable comercial. 2013-11-18 . Consultado el 9 de enero de 2014 .
  56. ^ "El avance de las nanopartículas magnéticas podría ayudar a reducir el almacenamiento digital". Gizmag.com. 8 de enero de 2014 . Consultado el 9 de enero de 2014 .
  57. ^ [email protected] (27 de octubre de 2014). "Everspin y GLOBALFOUNDRIES se asocian para suministrar obleas CMOS de 300 mm totalmente procesadas con tecnología ST-MRAM de Everspin". FUNDICIONES GLOBALES . Consultado el 22 de agosto de 2020 .{{cite web}}: CS1 maint: numeric names: authors list (link)
  58. ^ Kim, Yoo-chul (20 de abril de 2016). "Cheil Worldwide adquiere Fundada". Koreatimes.co.kr . Tiempos de Corea . Consultado el 27 de junio de 2016 .'Sí, Samsung comercializará MRAM y ReRAM según nuestro propio cronograma. Estamos en camino y estaremos listos pronto", dijo Kim a los periodistas.
  59. ^ "Los investigadores celebran el vigésimo aniversario de la invención de Spin Torque MRAM por parte de IBM demostrando escalabilidad para la próxima década - IBM Blog Research". Investigación del blog de IBM . 2016-07-07 . Consultado el 11 de julio de 2016 .
  60. ^ Fuerte, Scott (5 de agosto de 1026). "Everspin anuncia a los clientes el muestreo de la primera MRAM de par de giro perpendicular de 256 Mb de la industria". La revisión de SSD .
  61. ^ "Sony se revela como fundición de MRAM para Avalanche". eeNews Analógico . 2016-10-31 . Consultado el 22 de agosto de 2020 .
  62. ^ "IEDM: La RAM magnética debuta como NVM integrada de 28 nm | EETE Analog". Tiempos EE.UU. Archivado desde el original el 3 de marzo de 2017 . Consultado el 3 de marzo de 2017 .
  63. ^ "Everspin comienza a enviar a los clientes muestras de sus chips STT-MRAM de 28 nm y 1 Gb | MRAM-Info". www.mram-info.com . Consultado el 3 de diciembre de 2019 .
  64. ^ "Samsung dice que enviará MRAM integrada de 28 nm". Tiempos EE.UU.
  65. ^ "UMC y Avalanche Technology Partner para el desarrollo de MRAM y la producción de 28 nm". Tecnología de avalanchas . 2018-08-06 . Consultado el 22 de agosto de 2020 .
  66. ^ "IBM revelará el primer nodo STT-MRAM de 14 nm del mundo". 2020-12-15 . Consultado el 17 de diciembre de 2020 .
  67. ^ "TSMC muestra su hoja de ruta de tecnología eMRAM | MRAM-Info". www.mram-info.com . Consultado el 16 de mayo de 2021 .
  68. ^ Chia-nan, Lin. "Los investigadores locales fabrican un dispositivo MRAM avanzado". www.taipeitimes.com . Tiempos de Taipei . Consultado el 9 de noviembre de 2021 .

enlaces externos