stringtranslate.com

Silicio sobre aislante

En la fabricación de semiconductores , la tecnología de silicio sobre aislante ( SOI ) es la fabricación de dispositivos semiconductores de silicio en un sustrato de silicio-aislante-silicio en capas , para reducir la capacitancia parásita dentro del dispositivo, mejorando así el rendimiento. [1] Los dispositivos basados ​​en SOI se diferencian de los dispositivos convencionales fabricados en silicio en que la unión de silicio está encima de un aislante eléctrico , normalmente dióxido de silicio o zafiro (este tipo de dispositivos se denominan silicio sobre zafiro o SOS). La elección del aislante depende en gran medida de la aplicación prevista: el zafiro se utiliza para radiofrecuencia (RF) de alto rendimiento y aplicaciones sensibles a la radiación, y el dióxido de silicio para disminuir los efectos de canal corto en otros dispositivos microelectrónicos. [2] La capa aislante y la capa superior de silicio también varían ampliamente según la aplicación. [3]

Necesidad de la industria

La tecnología SOI es una de varias estrategias de fabricación para permitir la miniaturización continua de dispositivos microelectrónicos , conocida coloquialmente como "extensión de la Ley de Moore " (o "Más Moore", abreviado "MM"). Los beneficios informados de SOI en relación con el procesamiento de silicio convencional ( CMOS a granel ) incluyen: [4]

Desde una perspectiva de fabricación, los sustratos SOI son compatibles con la mayoría de los procesos de fabricación convencionales. En general, un proceso basado en SOI puede implementarse sin equipo especial o reequipamiento significativo de una fábrica existente. Entre los desafíos exclusivos de SOI se encuentran los nuevos requisitos de metrología para tener en cuenta la capa de óxido enterrada y las preocupaciones sobre la tensión diferencial en la capa superior de silicio. El voltaje umbral del transistor depende del historial de operación y del voltaje aplicado, lo que dificulta el modelado. La principal barrera para la implementación de SOI es el drástico aumento en el costo del sustrato, que contribuye con un aumento estimado del 10 al 15 % en los costos totales de fabricación. [6] [ se necesitan citas adicionales ] FD-SOI (silicio sobre aislante completamente agotado) se ha visto como una alternativa potencial de bajo costo a los FinFET. [7]

transistores SOI

Un SOI MOSFET es un dispositivo semiconductor de efecto de campo de óxido metálico (MOSFET) en el que se forma una capa semiconductora como silicio o germanio sobre una capa aislante que puede ser una capa de óxido enterrado (BOX) formada en un sustrato semiconductor. [8] [9] [10] Los dispositivos SOI MOSFET están adaptados para su uso en la industria informática. [ cita necesaria ] La capa de óxido enterrada se puede utilizar en diseños SRAM . [11] Hay dos tipos de dispositivos SOI: MOSFET PDSOI (SOI parcialmente agotado) y FDSOI (SOI totalmente agotado). Para un MOSFET PDSOI de tipo n, la película de tipo n intercalada entre el óxido de compuerta (GOX) y el óxido enterrado (BOX) es grande, por lo que la región de agotamiento no puede cubrir toda la región n. Entonces, hasta cierto punto, PDSOI se comporta como MOSFET masivo . Obviamente, existen algunas ventajas sobre los MOSFET a granel. La película es muy delgada en los dispositivos FDSOI de modo que la región de agotamiento cubre toda la región del canal. En FDSOI, la puerta frontal (GOX) admite menos cargas de agotamiento que el resto, por lo que se produce un aumento en las cargas de inversión, lo que resulta en mayores velocidades de conmutación. La limitación de la carga de agotamiento por parte del BOX induce una supresión de la capacitancia de agotamiento y, por lo tanto, una reducción sustancial de la oscilación por debajo del umbral, lo que permite que los MOSFET FD SOI funcionen con una polarización de puerta más baja, lo que da como resultado un funcionamiento con menor potencia. La oscilación por debajo del umbral puede alcanzar el valor teórico mínimo para MOSFET a 300 K, que es 60 mV/década. Este valor ideal se demostró por primera vez mediante simulación numérica. [12] [13] Otros inconvenientes de los MOSFET masivos, como la caída de voltaje umbral, etc., se reducen en FDSOI ya que los campos eléctricos de fuente y drenaje no pueden interferir debido a la CAJA. El principal problema en PDSOI es el " efecto de cuerpo flotante (FBE)", ya que la película no está conectada a ninguno de los suministros. [ cita necesaria ]

Fabricación de obleas SOI

proceso SIMOX
Proceso de corte inteligente

SiO
2Las obleas SOI basadas en SOI se pueden producir mediante varios métodos:

Una revisión exhaustiva de estos diversos procesos de fabricación se puede encontrar en la referencia [1]

Uso en la industria microelectrónica.

IBM comenzó a utilizar SOI en el microprocesador PowerPC-AS RS64-IV "Istar" de gama alta en 2000. Otros ejemplos de microprocesadores construidos con tecnología SOI incluyen los monoprocesadores de 130 nm, 90 nm, 65 nm, 45 nm y 32 nm de AMD . , procesadores duales, cuádruples, seis y ocho núcleos desde 2001. [21] Freescale adoptó SOI en su CPU PowerPC 7455 a finales de 2001, actualmente [ ¿ cuándo? ] Freescale envía productos SOI en líneas de 180 nm, 130 nm, 90 nm y 45 nm. [22] Los procesadores basados ​​en PowerPC y Power ISA de 90 nm utilizados en Xbox 360 , PlayStation 3 y Wii también utilizan tecnología SOI. Sin embargo , las ofertas competitivas de Intel continúan [ ¿cuándo? ] utilizar tecnología CMOS masiva convencional para cada nodo de proceso, en lugar de centrarse en otros lugares como HKMG y transistores de tres puertas para mejorar el rendimiento del transistor. En enero de 2005, investigadores de Intel informaron sobre un láser Raman de guía de ondas de costilla de silicio experimental de un solo chip construido utilizando SOI. [23]

En cuanto a las fundiciones tradicionales, en julio de 2006 TSMC afirmó que ningún cliente quería SOI, [24] pero Chartered Semiconductor dedicó toda una fábrica a SOI. [25]

Uso en aplicaciones de radiofrecuencia (RF) de alto rendimiento

En 1990, Peregrine Semiconductor comenzó a desarrollar una tecnología de proceso SOI utilizando un nodo CMOS estándar de 0,5 μm y un sustrato de zafiro mejorado. Su proceso patentado de silicio sobre zafiro (SOS) se utiliza ampliamente en aplicaciones de RF de alto rendimiento. Los beneficios intrínsecos del sustrato aislante de zafiro permiten un alto aislamiento, una alta linealidad y una tolerancia a las descargas electrostáticas (ESD). Muchas otras empresas también han aplicado la tecnología SOI a aplicaciones de RF exitosas en teléfonos inteligentes y radios celulares. [26] [ se necesitan citas adicionales ]

Uso en fotónica

Las obleas SOI se utilizan ampliamente en fotónica de silicio . [27] La ​​capa de silicio cristalino sobre el aislante se puede utilizar para fabricar guías de ondas ópticas y otros dispositivos ópticos, ya sean pasivos o activos (por ejemplo, mediante implantaciones adecuadas). El aislante enterrado permite la propagación de la luz infrarroja en la capa de silicio basándose en la reflexión interna total. La superficie superior de las guías de ondas puede dejarse descubierta y expuesta al aire (por ejemplo, para aplicaciones de detección) o cubrirse con un revestimiento, normalmente hecho de sílice [28].

Desventajas

La principal desventaja de la tecnología SOI en comparación con la industria de semiconductores convencional es el mayor costo de fabricación. [29] A partir de 2012, sólo IBM y AMD utilizaban SOI como base para procesadores de alto rendimiento y los demás fabricantes (Intel, TSMC, Global Foundries, etc.) utilizaban obleas de silicio convencionales para construir sus chips CMOS . [29]

mercado SOI

A partir de 2020, se proyectaba que el mercado que utiliza el proceso SOI crecería aproximadamente un 15% durante los próximos 5 años, según el grupo Market Research Future. [30]

Ver también

Referencias

  1. ^ ab Celler, GK; Cristoloveanu, S. (2003). "Fronteras del silicio sobre aislante". Revista de Física Aplicada . 93 (9): 4955. Código bibliográfico : 2003JAP....93.4955C. doi :10.1063/1.1558223.
  2. ^ Marshall, Andrés; Natarajan, Sreedhar (2002). Diseño SOI: técnicas analógicas, de memoria y digitales . Kluwer. ISBN 0-7923-7640-4.
  3. ^ Colinge, Jean-Pierre (1991). Tecnología de silicio sobre aislante: materiales según VLSI . Saltador. ISBN 978-0-7923-9150-0.
  4. ^ Méndez, Horacio (abril de 2009). "Silicio sobre aislante - Tecnología y ecosistema SOI - Aplicaciones SOI emergentes" (PDF) . Consorcio Industria SOI.
  5. ^ Kodeti, Narayan M. (octubre de 2010). "Implementación de silicio sobre aislante (SOI)" (PDF) . Papel blanco . Infotecnología. Archivado desde el original (PDF) el 18 de abril de 2013.
  6. ^ "IBM promociona la tecnología de fabricación de chips". cnet.com . 29 de marzo de 2001 . Consultado el 22 de abril de 2018 .
  7. ^ "Samsung, GF Rampa FD-SOI". 27 de abril de 2018.
  8. ^ US 6835633, "Obleas SOI con OX enterrado de 30 a 100 Ang creado mediante unión de oblea utilizando óxido fino de 30 a 100 Ang como capa de unión" 
  9. ^ US 7002214, "Dispositivos FET de pozo retrógrado súper empinado (SSRW) de cuerpo ultrafino" 
  10. ^ Yang-Kyu Choi; Asano, K.; Lindert, N.; Subramanian, V.; Rey Tsu-Jae; Bokor, J.; Chenming Hu (mayo de 2000). "SOI MOSFET de cuerpo ultrafino para la era de profundidad inferior a la décima micra" (PDF) . Letras de dispositivos electrónicos IEEE . 21 (5): 254–5. doi :10.1109/IEDM.1999.824298. S2CID  43561939.
  11. ^ US 7138685, "Célula SRAM MOSFET vertical" describe estructuras de óxido enterrado (BOX) de SOI y métodos para implementar estructuras SOI BOX mejoradas 
  12. ^ Balestra, F. (1985). Caracterización y simulación de MOSFET SOI con control de potencial inverso (Doctor). INP-Grenoble.
  13. ^ Balestra, F. (2016). "1.5 Desafíos para el funcionamiento de dispositivos semiconductores de potencia ultrabaja". En Lury, S.; Xu, J.; Zaslavsky, A. (eds.). Tendencias futuras en microelectrónica: viaje hacia lo desconocido . Wiley. págs. 69–81. doi :10.1002/9781119069225.ch1-5. ISBN 978-1-119-06922-5.
  14. ^ US 5888297, Atsushi Ogura, "Método de fabricación de sustrato SOI", publicado el 30 de marzo de 1999 
  15. ^ US 5061642, Hiroshi Fujioka, "Método de fabricación de semiconductores sobre aislante", publicado el 29 de octubre de 1991 
  16. ^ Tong, Q.-Y.; Gösele, U. (1998). Unión de obleas semiconductoras: ciencia y tecnología . Wiley. ISBN 978-0-471-57481-1.
  17. ^ US 4771016, Bajor, George & et al., "Uso de un proceso térmico rápido para fabricar un semiconductor soi adherido a una oblea", publicado el 13 de septiembre de 1988 
  18. ^ "SIGEN.COM". www.sigen.com . Consultado el 22 de abril de 2018 .
  19. ^ Yonehara, T; Sakaguchi, K. "Nueva tecnología de obleas SOI ELTRAN®" (PDF) . Filo 2 . Canon.
  20. ^ Estados Unidos 5417180 
  21. ^ Vries, Hans de. "Chip Architect: se revelarán los procesos de 130 nm de Intel y Motorola/AMD". chip-architect.com . Consultado el 22 de abril de 2018 .
  22. ^ "Semiconductores NXP: automoción, seguridad, IoT". www.freescale.com . Consultado el 22 de abril de 2018 .
  23. ^ Rong, Haisheng; Liu, Ansheng; Jones, Ricardo; Cohen, Oded; Hak, Dani; Nicolaescu, Remo; Colmillo, Alejandro; Paniccia, Mario (enero de 2005). "Un láser Raman totalmente de silicio" (PDF) . Naturaleza . 433 (7042): 292–4. doi : 10.1038/naturaleza03723. PMID  15931210. S2CID  4423069.
  24. ^ "TSMC no tiene ninguna demanda de tecnología SOI por parte de los clientes". Fabtech: la fuente de información en línea para profesionales de semiconductores. Archivado desde el original el 28 de septiembre de 2007 . Consultado el 22 de abril de 2018 .
  25. ^ Chartered amplía el acceso al mercado de fundición a la tecnología SOI de 90 nm de IBM
  26. ^ Enloquecido, Joe. "RFFE de auriculares: MMPA, seguimiento de envolvente, sintonización de antena, FEM y MIMO" (PDF) . Expertos móviles. Archivado desde el original (PDF) el 4 de marzo de 2016 . Consultado el 2 de mayo de 2012 .
  27. ^ Caña, Graham T.; Caballeros, Andrew P. (5 de marzo de 2004). Fotónica de silicio: una introducción. Wiley. ISBN 978-0-470-87034-1. Consultado el 22 de abril de 2018 a través de Google Books.
  28. ^ Rigny, Arnaud. "Sustratos de silicio sobre aislante: la base de la fotónica del silicio". Fotónica.com . Consultado el 7 de mayo de 2023 .
  29. ^ ab McLellan, Paul. "Silicio sobre aislante (SOI)". Semiwiki . Consultado el 7 de marzo de 2021 .
  30. ^ Futuro, Investigación de Mercado (17 de febrero de 2021). "Se prevé que el mercado de silicio sobre aislantes (SoI) supere los 2,40 mil millones de dólares para 2026 | La región APAC seguirá siendo pionera en la industria mundial del silicio sobre aislantes". Sala de noticias GlobeNewswire (Comunicado de prensa) . Consultado el 7 de marzo de 2021 .

enlaces externos