El IBM RS64 es una familia de microprocesadores introducida a mediados de la década de 1990 y utilizada en los servidores RS/6000 y AS/400 de IBM .
Estos microprocesadores implementan la arquitectura de conjunto de instrucciones (ISA) de "Amazon" o "PowerPC-AS" . Amazon es un superconjunto del conjunto de instrucciones PowerPC , con la adición de características especiales que no están en la especificación PowerPC, derivadas principalmente de POWER2 [ cita necesaria ] y el procesador AS/400 original, y ha sido de 64 bits desde el principio. Los procesadores de esta familia están optimizados para cargas de trabajo comerciales (rendimiento de números enteros, cachés grandes, ramas) y no presentan el fuerte rendimiento de punto flotante de los procesadores de la familia POWER , su hermana.
La familia RS64 fue eliminada poco después de la introducción del POWER4 , que fue desarrollado para unir las familias RS64 y POWER.
En 1990, el equipo de ingeniería del AS/400 en IBM Rochester comenzó a trabajar en una nueva arquitectura conocida como C-RISC (Commercial RISC ) para reemplazar la arquitectura IMPI del AS/400. [1] [2] C-RISC fue una evolución del conjunto de instrucciones IMPI, ampliando el espacio de direcciones a 96 bits y agregando algunas instrucciones RISC para acelerar las aplicaciones comerciales con mayor uso computacional que se estaban creando para AS/400. El presidente de IBM, Jack Kuehler , quería que usaran PowerPC, pero se resistieron, argumentando que el conjunto de instrucciones PowerPC existente de 32/64 bits no permitiría una transición viable para el software OS/400 y que el conjunto de instrucciones existente requería extensiones para las aplicaciones comerciales en el AS/400. Ante la insistencia de Kuehler, un equipo en Rochester dirigido por Frank Soltis investigó la viabilidad de ampliar el conjunto de instrucciones PowerPC para satisfacer las necesidades de la plataforma AS/400. Estas extensiones se conocieron como Amazon y fueron seleccionadas por la dirección ejecutiva de IBM para un mayor desarrollo en lugar del desarrollo continuo de C-RISC. [3]
Al mismo tiempo, los desarrolladores de RS/6000 estaban ampliando ampliamente su línea de productos para incluir sistemas que abarcaban desde estaciones de trabajo de gama baja hasta sistemas SMP de mainframe de grandes empresas de la competencia y sistemas de supercomputación RS/6000-SP2 en clúster. Los procesadores PowerPC desarrollados en la alianza AIM se adaptaban bien a las estaciones de trabajo RISC de gama baja y al espacio de servidor pequeño. Pero los mainframes y los grandes sistemas de supercomputación en clúster requerían más rendimiento y confiabilidad, disponibilidad y características de capacidad de servicio que los procesadores diseñados para Apple Power Macs. Se requerían múltiples diseños de procesador para cumplir simultáneamente los requisitos de Apple Power Mac centrado en los costos, los sistemas RAS RS/6000 y de alto rendimiento, y la transición de AS/400 a PowerPC.
Amazon se amplió para admitir también esas características, de modo que los procesadores pudieran diseñarse para su uso en máquinas RS/6000 y AS/400 de alta gama.
El proyecto para desarrollar el primer procesador de este tipo fue "Bellatrix" (el nombre de una estrella de la constelación de Orión , también llamada "Estrella del Amazonas"). El proyecto Bellatrix era extremadamente ambicioso en su uso generalizado de circuitos basados en pulsos y temporizadores automáticos y las herramientas EDA necesarias para respaldar esta estrategia de diseño, y finalmente se dio por terminado. Para abordar los mercados de estaciones de trabajo técnicas, supercomputadoras y de ingeniería/científico, IBM Austin (el hogar de los RS/6000) comenzó a desarrollar una versión de chip único del Power2 (P2SC) con tiempo de comercialización, en paralelo con el desarrollo de un sofisticado procesador PowerPC de 64 bits con extensiones POWER2 y dos sofisticadas unidades de punto flotante MAF (el POWER3/630). Para abordar las aplicaciones comerciales RS/6000 y los sistemas AS/400, IBM Rochester (el hogar de los AS/400) comenzó a desarrollar el primero de los procesadores PowerPC de 64 bits de gama alta con extensiones AS/400, e IBM Endicott comenzó a desarrollar un Procesador PowerPC de un solo chip de gama baja con extensiones AS/400.
En 1995, IBM lanzó el procesador Cobra , o A10 , la primera implementación completa de PowerPC AS, para los sistemas IBM AS/400 . Era un procesador de un solo chip que funcionaba a 50-77 MHz. Fue diseñado con una metodología semi-personalizada, como consecuencia de limitaciones de tiempo de comercialización. La matriz contiene 4,7 millones de transistores y mide 14,6 mm por 14,6 mm (213 mm 2 ). Fue fabricado por IBM en su proceso CMOS 5L, un proceso CMOS de metal de cuatro capas de 0,5 µm. Utilizó una fuente de alimentación de 3,0 V y disipó 17,7 W como máximo, 13,4 W como mínimo a 77 MHz. Estaba empaquetado en una matriz de rejilla de bolas de cerámica (CBGA) de 625 contactos que medía 32 mm por 32 mm.
Cobra fue precedida por una implementación simplificada conocida como Cobra-Lite en 1994, que se utilizó en los primeros sistemas IBM Advanced/36 . [1] Carecía de 17 instrucciones del PowerPC AS ISA completo que no eran necesarias para Advanced/36.
En 1996, IBM lanzó la versión multichip SMP de 4 vías de alta gama llamada Muskie , A25 o A30 en sistemas AS/400. Funcionó a 125-154 MHz. Fue fabricado mediante un proceso de fabricación BiCMOS .
Estos procesadores sólo se utilizaron en máquinas AS/400 y Advanced/36.
El RS64 o Apache se introdujo en 1997. Fue desarrollado a partir de "Cobra" y "Muskie", pero incluía un PowerPC ISA más completo y, por lo tanto, estaba configurado para usarse en máquinas RS/6000 así como en sistemas AS/400. Presentaba un total de 128 KB de caché L1 integrado, 4 MB L2 fuera del chip a máxima velocidad en un bus de 128 bits y un reloj de 125 MHz. Se escaló a una configuración SMP de 12 procesadores en las máquinas de IBM.
RS64 se llamaba A35 en AS/400 y en un momento se lo denominó PowerPC 625 , entre el desaparecido PowerPC 620 y el PowerPC 630 (posteriormente rebautizado como POWER3 ).
Fue fabricado con un proceso de fabricación BiCMOS.
El RS64-II o Northstar se introdujo a 262 MHz en 1998 con 8 MB de L2 a máxima velocidad en un bus 6XX de 256 bits (también utilizado en PowerPC 620 y POWER3 ). Las placas de procesador que contienen 4 RS64-II podrían intercambiarse en máquinas diseñadas para placas RS64 de 4 vías similares, evitando una "actualización de carretilla elevadora". El RS64-II contenía 12,5 millones de transistores, tenía un tamaño de 162 mm² y consumía una potencia máxima de 27 vatios. La fabricación cambió a una fabricación CMOS de 0,35 μm .
RS64-II fue el primer procesador del mercado masivo en implementar subprocesos múltiples . Esencialmente, cada chip almacena información de estado para 2 subprocesos en un momento dado y parece ser dos procesadores para el sistema operativo. Un procesador lógico ejecuta lo que se denomina subproceso de primer plano. Cuando este subproceso encuentra un evento de alta latencia (pérdida de caché L2, etc.), se cambia al subproceso en segundo plano, en el segundo procesador lógico desde el punto de vista del sistema operativo. En el caso de un evento de latencia "menos larga" (fallo L1, etc.), el cambio de subproceso solo se producirá si el subproceso en segundo plano está listo para ejecutarse. Si el hilo en segundo plano también está esperando una falla, no se producirá el cambio de hilo. IBM llama a este esquema "multiproceso de grano grueso". No es exactamente lo mismo que el multiproceso simultáneo que se encuentra en los procesadores Pentium 4 posteriores . Un artículo de IBM señala que el esquema de grano grueso se adapta mejor a una arquitectura en orden como RS64.
RS64-II se llamaba A50 en los sistemas AS/400.
El RS64-III o Pulsar se introdujo en 1999 a 450 MHz. Los cambios clave incluyeron cachés de datos e instrucciones L1 de 128 KiB más grandes, precisión de predicción de bifurcación mejorada y penalizaciones por predicción errónea de bifurcación reducidas de cero o un ciclo. El RS64-III tiene una canalización de cinco etapas y un bus de caché L2 de 256 bits de ancho, que proporcionó al procesador 14,4 GB/s de ancho de banda desde el caché L2 de 8 MiB, implementado con SRAM DDR de 225 MHz.
El RS64-III tiene 34 millones de transistores, un tamaño de matriz de 140 mm² y está fabricado con el proceso CMOS 7S de 0,22 μm con seis niveles de interconexión de cobre.
En el año 2000, IBM lanzó una versión refinada llamada IStar fabricada con un proceso de fabricación SOI con interconexiones de cobre, que aumentó la frecuencia de reloj del procesador a 600 MHz. Este fue el primer procesador implementado en este proceso. Sin embargo, arquitectónicamente el IStar era idéntico al Pulsar.
El RS64-IV o Sstar se introdujo en 2000 a 600 MHz y luego se aumentó a 750 MHz. Se admitían hasta 16 GB DDR L2 de la misma manera que el RS64-III (ancho de banda de 19,2 GB/s). El RS64-IV tenía 44 millones de transistores y tenía un tamaño de 128 mm² y estaba fabricado en un proceso de 0,18 μm. A diferencia de POWER, el consumo de energía se mantuvo bajo, menos de 15 vatios por núcleo.
Durante un tiempo, mientras la línea POWER se estancaba a la mitad de la velocidad de reloj de sus competidores, la familia RS64 estaba en la cima de la línea de servidores SMP UNIX de gran tamaño de IBM. El rendimiento de la carga de trabajo entera/comercial del RS-64 IV era similar al de los procesadores Sun Microsystems con los que competía, aunque su potencia de punto flotante no era comparable a la del contemporáneo POWER3-II , que se mantuvo razonablemente competitivo durante todo su ciclo de vida.