Los microprocesadores IBM Power (originalmente POWER antes de Power10) son diseñados y vendidos por IBM para servidores y supercomputadoras . [1] El nombre "POWER" se presentó originalmente como un acrónimo de "Optimización del rendimiento con RISC mejorado". La línea Power de microprocesadores se ha utilizado en las líneas de servidores y supercomputadoras RS/6000 , AS/400 , pSeries , iSeries, System p, System i y Power Systems de IBM. También han sido utilizados en dispositivos de almacenamiento de datos y estaciones de trabajo por IBM y por otros fabricantes de servidores como Bull e Hitachi .
La familia Power se desarrolló originalmente a finales de la década de 1980 y sigue en desarrollo activo. En un principio implementaron la arquitectura del conjunto de instrucciones POWER (ISA), que evolucionó a PowerPC y posteriormente a Power ISA . En agosto de 2019, IBM anunció que abriría el código fuente de Power ISA. [2] Como parte de la medida, también se anunció que la administración de la Fundación OpenPOWER ahora estará a cargo de la Fundación Linux .
En 1974, IBM inició un proyecto para construir una computadora de conmutación telefónica que requería, en ese momento, una inmensa potencia computacional. Dado que la aplicación era comparativamente simple, esta máquina solo necesitaría realizar E/S , bifurcaciones , agregar registro-registro , mover datos entre registros y memoria , y no necesitaría instrucciones especiales para realizar operaciones aritméticas pesadas. Esta filosofía de diseño simple, según la cual cada paso de una operación compleja se especifica explícitamente mediante una instrucción de máquina y se requiere que todas las instrucciones se completen en el mismo tiempo constante, se conocería más tarde como RISC . Cuando se canceló el proyecto del conmutador telefónico, IBM conservó el diseño del procesador de propósito general y lo llamó 801 en honor al edificio n.° 801 en el Centro de investigación Thomas J. Watson .
En 1982, IBM continuó explorando los límites superescalares del diseño 801 mediante el uso de múltiples unidades de ejecución para mejorar el rendimiento y determinar si una máquina RISC podía mantener múltiples instrucciones por ciclo. Se realizaron muchos cambios en el diseño del 801 para permitir múltiples unidades de ejecución y el procesador Cheetah tiene unidades separadas para predicción de rama , ejecución de punto fijo y punto flotante . En 1984 se eligió CMOS porque permite una mejor integración de circuitos y rendimiento de la lógica de transistores.
En 1985, se inició la investigación sobre una arquitectura RISC de segunda generación en el Centro de Investigación IBM Thomas J. Watson, produciendo la "arquitectura AMERICA". En 1986, IBM Austin comenzó a desarrollar las computadoras de la serie RS/6000 basadas en esa arquitectura. Estos se convertirían en los primeros procesadores POWER que utilizarían el primer POWER ISA.
Las primeras computadoras IBM en incorporar POWER ISA son las series RISC System/6000 o RS/6000. Fueron lanzados en febrero de 1990. Estas computadoras RS/6000 se dividieron en dos clases, estaciones de trabajo POWERstation y servidores POWERserver. La primera CPU RS/6000 tiene 2 configuraciones, llamadas "RIOS-1" y "RIOS.9" (o más comúnmente CPU POWER1). Una configuración RIOS-1 tiene un total de 10 chips discretos: un chip de caché de instrucciones, un chip de punto fijo, un chip de punto flotante, 4 chips de caché L1 de datos , un chip de control de almacenamiento, chips de entrada/salida y un chip de reloj. La configuración RIOS.9 de menor costo tiene 8 chips discretos: un chip de caché de instrucciones, un chip de punto fijo, un chip de punto flotante, 2 chips de caché de datos, un chip de control de almacenamiento, un chip de entrada/salida y un chip de reloj.
El POWER1 es el primer microprocesador que utilizó cambio de nombre de registros y ejecución desordenada . En 1992 se fabricó una versión simplificada y menos potente del RIOS-1 de 10 chips, para RS/6000 de gama baja. Utiliza un solo chip y se llama RISC Single Chip o RSC.
IBM inició el esfuerzo del procesador POWER2 como sucesor del POWER1. Al agregar una segunda unidad de punto fijo, una segunda potente unidad de punto flotante y otras mejoras de rendimiento y nuevas instrucciones al diseño, el POWER2 ISA tuvo un desempeño líder cuando se anunció en noviembre de 1993. El POWER2 era un diseño de múltiples chips, pero IBM también hizo un diseño de chip único, llamado POWER2 Super Chip o P2SC, que se utilizó en servidores y supercomputadoras de alto rendimiento. En el momento de su introducción en 1996, el P2SC era el procesador más grande con el mayor número de transistores de la industria y era líder en operaciones de punto flotante.
En 1991, Apple buscó una alternativa futura a la plataforma de la serie Motorola 68000 basada en CISC , y Motorola experimentó con una plataforma RISC propia, la 88000 . IBM se unió a la discusión y los tres fundaron la alianza AIM para construir PowerPC ISA, basado en gran medida en POWER ISA, pero con adiciones tanto de Apple como de Motorola. Iba a ser una arquitectura RISC completa de 32/64 bits y abarcaría desde microcontroladores integrados de muy baja gama hasta supercomputadoras y aplicaciones de servidor de muy alta gama .
Después de dos años de desarrollo, el PowerPC ISA resultante se introdujo en 1993. Una versión modificada de la arquitectura RSC, PowerPC agregó instrucciones de punto flotante de precisión simple e instrucciones generales de multiplicación y división de registro a registro, y eliminó algunas características de POWER. También agregó una versión de 64 bits de ISA y soporte para SMP .
En 1990, IBM quería fusionar las arquitecturas de servidores de gama baja y media, RS/6000 RISC ISA y AS/400 CISC ISA en un RISC ISA común que pudiera alojar los sistemas operativos AIX y OS/400 de IBM. El equipo AS/400 consideró que el POWER existente y los próximos ISA PowerPC no eran adecuados, por lo que se desarrolló una extensión del conjunto de instrucciones PowerPC de 64 bits llamada PowerPC AS para Advances Series o Amazon Series . Posteriormente, se incluyeron adiciones del equipo RS/6000 y AIM Alliance PowerPC, y en 2001, con la introducción de POWER4, todos se unieron en una arquitectura de conjunto de instrucciones: el PowerPC v.2.0.
El POWER3 comenzó como PowerPC 630, un sucesor del PowerPC 620, que no tuvo éxito comercial . Utiliza una combinación de POWER2 ISA y el conjunto PowerPC ISA de 32/64 bits con soporte para SMP e implementación de un solo chip. Se utilizó en gran medida en las computadoras RS/6000 de IBM, y la versión de segunda generación, el POWER3-II, es el primer procesador de IBM disponible comercialmente que utiliza interconexiones de cobre . El POWER3 es el último procesador que utiliza un conjunto de instrucciones POWER, y todos los modelos posteriores utilizan los conjuntos de instrucciones PowerPC.
El POWER4 fusionó el conjunto de instrucciones PowerPC de 32/64 bits y el conjunto de instrucciones PowerPC AS de 64 bits del proyecto Amazon con la nueva especificación PowerPC v.2.0, unificando las familias de computadoras RS/6000 y AS/400 de IBM. Además de la unificación de las diferentes plataformas, POWER4 también fue diseñado para alcanzar frecuencias muy altas y tener grandes cachés L2 integrados. Es el primer procesador multinúcleo disponible comercialmente y se presentó en versiones de un solo chip y en módulos multichip de cuatro chips. En 2002, IBM también fabricó una versión del POWER4 con costos y funciones reducidas llamada PowerPC 970 a pedido de Apple.
Los procesadores POWER5 se basaron en el popular POWER4 e incorporaron subprocesos múltiples simultáneos en el diseño, una tecnología de la que fue pionera el procesador RS64-III basado en PowerPC AS y controladores de memoria integrados . Fue diseñado para multiprocesamiento a escala masiva y venía en módulos multichip con grandes chips de caché L3 integrados.
En 2004 se fundó una organización conjunta llamada Power.org con la misión de unificar y coordinar el desarrollo futuro de las especificaciones PowerPC. Para entonces, la especificación PowerPC estaba fragmentada ya que Freescale (de soltera Motorola) e IBM habían tomado caminos diferentes en sus respectivos desarrollos. Freescale había dado prioridad a las aplicaciones integradas de 32 bits y a los servidores y supercomputadoras de alta gama de IBM. También había una colección de licenciatarios de la especificación como AMCC , Synopsys , Sony , Microsoft , PA Semi , CRAY y Xilinx que necesitaban coordinación. El esfuerzo conjunto no sólo tenía como objetivo agilizar el desarrollo de la tecnología sino también agilizar el marketing.
La nueva arquitectura del conjunto de instrucciones se llamó Power ISA y fusionó el PowerPC v.2.02 de POWER5 con la especificación PowerPC Book E de Freescale, así como algunas tecnologías relacionadas como Vector-Media Extensions conocidas bajo la marca AltiVec (también llamada VMX por IBM) y virtualización de hardware . Este nuevo ISA se llamó 'Power ISA v.2.03 y POWER6 fue el primer procesador de gama alta de IBM en utilizarlo. Las especificaciones más antiguas de POWER y PowerPC no pasaron el corte y esos conjuntos de instrucciones quedaron obsoletos en adelante para siempre. Actualmente no existe ningún desarrollo activo en ningún tipo de procesador que utilice estos conjuntos de instrucciones más antiguos.
POWER6 fue el fruto del ambicioso proyecto eCLipz , uniendo los conjuntos de instrucciones I (AS/400), P (RS/6000) y Z (Mainframe) bajo una plataforma común. I y P ya se unieron con POWER4, pero el esfuerzo de eCLipz no logró incluir la arquitectura z/ basada en CISC y donde el procesador z10 se convirtió en el hermano eCLipz de POWER6. A partir de 2021 [update], IBM continúa desarrollando una línea separada de procesadores que implementan z/Architecture, siendo el último IBM Telum . [3]
Gracias a eCLipz, el POWER6 tiene un diseño inusual, ya que apuntaba a frecuencias muy altas y sacrificaba la ejecución fuera de orden, algo que ha sido una característica de los procesadores POWER y PowerPC desde sus inicios. POWER6 también introdujo la unidad de coma flotante decimal en Power ISA, algo que comparte con z/Architecture.
Con POWER6, en 2008 IBM fusionó las antiguas familias de servidores y estaciones de trabajo System p y System i en una familia llamada Power Systems . Las máquinas Power Systems pueden ejecutar diferentes sistemas operativos como AIX, Linux e IBM i .
El diseño del multiprocesador simétrico POWER7 fue una evolución sustancial del diseño POWER6, centrándose más en la eficiencia energética a través de múltiples núcleos, subprocesos múltiples simultáneos (SMT), ejecución fuera de orden y grandes cachés eDRAM L3 integrados. El chip de ocho núcleos podría ejecutar 32 subprocesos en paralelo y tiene un modo en el que podría desactivar los núcleos para alcanzar frecuencias más altas para los que quedan. Utiliza una nueva unidad de punto flotante de alto rendimiento llamada VSX que fusiona la funcionalidad de la FPU tradicional con AltiVec. Aunque el POWER7 funciona a frecuencias más bajas que el POWER6, cada núcleo del POWER7 funciona más rápido que su homólogo del POWER6.
POWER8 es un procesador de 12 núcleos y 4 GHz con 8 subprocesos de hardware por núcleo para un total de 96 subprocesos de ejecución paralela. Utiliza 96 MB de caché eDRAM L3 en el chip y 128 MB de caché L4 fuera del chip y un nuevo bus de extensión llamado CAPI que se ejecuta sobre PCIe, reemplazando al antiguo bus GX . El bus CAPI se puede utilizar para conectar chips aceleradores fuera del chip dedicados, como GPU , ASIC y FPGA . IBM afirma que es entre dos y tres veces más rápido que su predecesor, el POWER7.
Se construyó por primera vez en un proceso de 22 nanómetros en 2014. [4] [5] [6] En diciembre de 2012, IBM comenzó a enviar parches a la versión 3.8 del kernel de Linux , para admitir nuevas funciones de POWER8, incluidas las instrucciones VSX-2. [7]
IBM pasó mucho tiempo diseñando el procesador POWER9 según William Starke, arquitecto de sistemas del procesador POWER8. [8] El POWER9 es el primero en incorporar elementos de Power ISA versión 3.0 que se lanzó en diciembre de 2015, incluidas las instrucciones VSX-3, y también incorpora soporte para la tecnología de bus NVLink de Nvidia . [9] [10]
El Departamento de Energía de los Estados Unidos, junto con el Laboratorio Nacional Oak Ridge y el Laboratorio Nacional Lawrence Livermore, contrataron a IBM y Nvidia para construir dos supercomputadoras, la Sierra y la Summit, basadas en procesadores POWER9 junto con las GPU Volta de Nvidia . La Sierra entró en línea en 2017 y la Cumbre en 2018. [11] [12] [13]
POWER9, que se lanzó en 2017, se fabrica mediante un proceso FinFET de 14 nm y viene en cuatro versiones, dos versiones SMT4 de 24 núcleos destinadas a utilizar PowerNV para aplicaciones de ampliación y ampliación , y dos versiones SMT8 de 12 núcleos destinadas a utilizar PowerVM. para aplicaciones de ampliación y ampliación. Posiblemente habrá más versiones en el futuro ya que la arquitectura POWER9 está abierta a licencias y modificaciones por parte de los miembros de la Fundación OpenPOWER . [14]
Power10 es una CPU presentada en septiembre de 2021. Está construida con tecnología de 7 nm. [15] [16]