En la fabricación de semiconductores , la tecnología de silicio sobre aislante ( SOI ) es la fabricación de dispositivos semiconductores de silicio en un sustrato de silicio-aislante-silicio en capas , para reducir la capacitancia parásita dentro del dispositivo, mejorando así el rendimiento. [1] Los dispositivos basados en SOI se diferencian de los dispositivos convencionales fabricados en silicio en que la unión de silicio está sobre un aislante eléctrico , normalmente dióxido de silicio o zafiro (estos tipos de dispositivos se denominan silicio sobre zafiro o SOS). La elección del aislante depende en gran medida de la aplicación prevista, ya que el zafiro se utiliza para aplicaciones de radiofrecuencia (RF) y sensibles a la radiación de alto rendimiento, y el dióxido de silicio para reducir los efectos de canal corto en otros dispositivos microelectrónicos. [2] La capa aislante y la capa superior de silicio también varían ampliamente según la aplicación. [3]
La tecnología SOI es una de las diversas estrategias de fabricación que permiten la miniaturización continua de los dispositivos microelectrónicos , conocida coloquialmente como "extensión de la Ley de Moore " (o "Más Moore", abreviado como "MM"). Entre los beneficios informados de la SOI en relación con el procesamiento convencional de silicio ( CMOS a granel ) se incluyen: [4]
Desde una perspectiva de fabricación, los sustratos SOI son compatibles con la mayoría de los procesos de fabricación convencionales. En general, un proceso basado en SOI puede implementarse sin equipo especial o reequipamiento significativo de una fábrica existente. Entre los desafíos exclusivos de SOI se encuentran los nuevos requisitos de metrología para tener en cuenta la capa de óxido enterrada y las preocupaciones sobre la tensión diferencial en la capa de silicio superior. El voltaje umbral del transistor depende del historial de operación y el voltaje aplicado al mismo, lo que dificulta el modelado. La principal barrera para la implementación de SOI es el aumento drástico en el costo del sustrato, que contribuye a un aumento estimado del 10 al 15% en los costos totales de fabricación. [6] [ cita(s) adicional(es) necesaria(s) ] FD-SOI (silicio completamente agotado sobre aislante) se ha visto como una alternativa potencial de bajo costo a los FinFET. [7]
Un MOSFET SOI es un dispositivo transistor de efecto de campo de metal-óxido-semiconductor (MOSFET) en el que una capa semiconductora como silicio o germanio se forma sobre una capa aislante que puede ser una capa de óxido enterrado (BOX) formada en un sustrato semiconductor. [8] [9] [10] Los dispositivos MOSFET SOI están adaptados para su uso en la industria informática. [ cita requerida ] La capa de óxido enterrado se puede utilizar en diseños de SRAM . [11] Hay dos tipos de dispositivos SOI: PDSOI (SOI parcialmente agotado) y FDSOI (SOI completamente agotado). Para un MOSFET PDSOI de tipo n, la película de tipo n intercalada entre el óxido de compuerta (GOX) y el óxido enterrado (BOX) es grande, por lo que la región de agotamiento no puede cubrir toda la región n. Entonces, hasta cierto punto, el PDSOI se comporta como un MOSFET a granel . Obviamente, existen algunas ventajas sobre los MOSFET a granel. La película es muy delgada en los dispositivos FDSOI, de modo que la región de agotamiento cubre toda la región del canal. En FDSOI, la compuerta frontal (GOX) admite menos cargas de agotamiento que el volumen, de modo que se produce un aumento de las cargas de inversión, lo que da como resultado velocidades de conmutación más altas. La limitación de la carga de agotamiento por parte de la BOX induce una supresión de la capacitancia de agotamiento y, por lo tanto, una reducción sustancial de la oscilación del subumbral, lo que permite que los MOSFET FD SOI funcionen con una polarización de compuerta más baja, lo que da como resultado una operación de menor potencia. La oscilación del subumbral puede alcanzar el valor teórico mínimo para MOSFET a 300 K, que es de 60 mV/década. Este valor ideal se demostró por primera vez mediante simulación numérica. [12] [13] Otros inconvenientes de los MOSFET a granel, como la caída de voltaje de umbral, etc., se reducen en FDSOI ya que los campos eléctricos de fuente y drenaje no pueden interferir debido a la BOX. El principal problema en PDSOI es el " efecto de cuerpo flotante (FBE)", ya que la película no está conectada a ninguna de las fuentes de alimentación. [ cita requerida ]
SiO
2Las obleas SOI basadas en silicio se pueden producir mediante varios métodos:
Una revisión exhaustiva de estos diversos procesos de fabricación se puede encontrar en la referencia [1].
IBM comenzó a utilizar SOI en el microprocesador de gama alta RS64-IV "Istar" PowerPC-AS en 2000. Otros ejemplos de microprocesadores basados en tecnología SOI incluyen los procesadores AMD de uno, dos, cuatro, seis y ocho núcleos de 130 nm, 90 nm, 65 nm, 45 nm y 32 nm desde 2001. [21] Freescale adoptó SOI en su CPU PowerPC 7455 a finales de 2001, actualmente [ ¿cuándo? ] Freescale está enviando productos SOI en líneas de 180 nm, 130 nm, 90 nm y 45 nm. [22] Los procesadores de 90 nm basados en PowerPC y Power ISA utilizados en Xbox 360 , PlayStation 3 y Wii también utilizan tecnología SOI. Sin embargo, las ofertas competitivas de Intel continúan [ ¿cuándo?] ] para utilizar la tecnología CMOS convencional en masa para cada nodo de proceso, en lugar de centrarse en otros lugares como HKMG y transistores tri-gate para mejorar el rendimiento del transistor. En enero de 2005, los investigadores de Intel informaron sobre un láser Raman de guía de onda de nervadura de silicio de un solo chip experimental construido utilizando SOI. [23]
En cuanto a las fundiciones tradicionales, en julio de 2006 TSMC afirmó que ningún cliente quería SOI, [24] pero Chartered Semiconductor dedicó una fábrica entera a SOI. [25]
En 1990, Peregrine Semiconductor comenzó a desarrollar una tecnología de proceso SOI utilizando un nodo CMOS estándar de 0,5 μm y un sustrato de zafiro mejorado. Su proceso patentado de silicio sobre zafiro (SOS) se utiliza ampliamente en aplicaciones de RF de alto rendimiento. Los beneficios intrínsecos del sustrato de zafiro aislante permiten un alto aislamiento, alta linealidad y tolerancia a descargas electrostáticas (ESD). Muchas otras empresas también han aplicado la tecnología SOI a aplicaciones de RF exitosas en teléfonos inteligentes y radios celulares. [26] [ cita(s) adicional(es) necesaria (s) ]
Las obleas SOI se utilizan ampliamente en la fotónica de silicio . [27] La capa de silicio cristalino sobre el aislante se puede utilizar para fabricar guías de ondas ópticas y otros dispositivos ópticos, ya sean pasivos o activos (por ejemplo, mediante implantaciones adecuadas). El aislante enterrado permite la propagación de la luz infrarroja en la capa de silicio sobre la base de la reflexión interna total. La superficie superior de las guías de ondas se puede dejar descubierta y expuesta al aire (por ejemplo, para aplicaciones de detección) o cubrir con un revestimiento, generalmente hecho de sílice [28].
La principal desventaja de la tecnología SOI en comparación con la industria de semiconductores convencional es el aumento del costo de fabricación. [29] En 2012, solo IBM y AMD usaban SOI como base para procesadores de alto rendimiento y los demás fabricantes (Intel, TSMC, Global Foundries, etc.) usaban obleas de silicio convencionales para construir sus chips CMOS . [29]
A partir de 2020, se proyectaba que el mercado que utiliza el proceso SOI crecería aproximadamente un 15 % durante los próximos 5 años según el grupo Market Research Future. [30]