Minimig (abreviatura de Mini Amiga ) es una reimplementación de código abierto de un Amiga 500 que utiliza una matriz de puertas programables en campo (FPGA).
Minimig comenzó alrededor de enero de 2005 como una prueba de concepto del ingeniero eléctrico holandés Dennis van Weeren. Pensó que Minimig sería la respuesta a las discusiones en curso dentro de la comunidad Amiga sobre la implementación del chipset personalizado de Amiga usando una FPGA. El código fuente y los esquemas del proyecto se publicaron bajo la versión 3 de la Licencia Pública General GNU el 25 de julio de 2007.
El prototipo Minimig original está basado en el Starter Kit Xilinx Spartan-3, el chipset Amiga original está sintetizado en la FPGA. Se conectan dos placas de circuito impreso a través de los puertos de expansión del kit FPGA. El primero tiene una CPU tipo Motorola 68000 de 3,3 V. El segundo tiene una ranura MultiMediaCard con un pequeño microcontrolador PIC que actúa como controlador de disco y admite el sistema de archivos FAT16 y decodifica sobre la marcha archivos de disco Amiga (ADF).
VGA-+-PS2 (joystick, etc.) |CPU <-> FPGA <-> Microcontrolador <-> Memoria flash | RAM
El prototipo se mostró [2] en una reunión de Amiga y cargó la mayoría de los programas de Amiga, aunque existían errores. Las preferencias personales de Van Weeren llevaron al uso de verilog en lugar de VHDL en una PC utilizando el software Xilinx Webpack para el desarrollo de código.
A partir de la placa Minimig rev1.0:
Quedan varias cuestiones pendientes. Necesita una copia binaria de la ROM kickstart de AmigaOS de un Amiga 500 real o una reimplementación gratuita como AROS-68k que aún no es totalmente compatible pero que mejora continuamente. [6] [7] El firmware actual para cargar ROM e imágenes de disquetes está limitado a un único directorio raíz y nombres de archivos 8.3 .
Computadora: Shuttle barebone, Prescott Pentium 4 ( caché L2 1024 KB , 533 a 800 MT/s ) 3 GHz , 1 GB de RAM ,
Software: Xilinx Webpack versión 6.3.03i (22/07/2007 9.1). Tiempo desde la fuente HDL hasta el archivo de configuración cargable (.bit) = 2 minutos. La caché de la CPU y la velocidad de la memoria son vitales para el compilador Synthesis + Place & Route Silicon en el software de generación FPGA.
Los posibles desarrollos incluyen una CPU más rápida, un chipset ECS , gráficos AGA (se requiere una nueva placa FPGA), disco duro, ethernet, un pequeño RISC-Core para funciones AROS mejoradas, etc.
Uso de un reemplazo kickstart gratuito (por ejemplo, AROS ). [8]
Una versión en red eliminaría la necesidad de intercambiar memorias flash.
El 3 de septiembre de 2008, un nuevo núcleo FPGA permite soporte de lectura/escritura, así como algunas mejoras en el chipset. [9]
El 22 de diciembre de 2008, se anunció una placa de reemplazo que encaja en el zócalo del controlador PIC ( MCU ). Hace posible el disco duro, el disquete 4x y la compatibilidad con escritura. [10] El núcleo FPGA es el mismo para el nuevo firmware ARM y PIC, pero solo ARM tiene recursos suficientes para admitir cuatro unidades. El PIC sólo admite dos. La actualización también permite seleccionar aumentar la velocidad de la CPU de 7,09 a 49,63 MHz con una caché de CPU de estado de espera cero de 4 KB. Pero requiere un núcleo FPGA para llevarlo a cabo (que funciona con los chips 68SEC000 de 16 MHz). [11] La compatibilidad con el disco duro está disponible mediante una interfaz ATA paralela virtual estilo A600 / A1200 GAYLE . Es posible alcanzar hasta 551 KB/s [11] con una modificación menor del hardware. De lo contrario, sólo son posibles ~300 KB/s. [12]
El puerto Minimig para la placa MiST admite periféricos USB, incluidos ratones USB, teclados USB y ratones USB, así como una interfaz MIDI física. [13]
El 22 de diciembre de 2008, una modificación de la PCB original incorporando otro conjunto de chips SRAM permitió hasta 4 MiB de RAM en total. [10]
El puerto Minimig para la placa MIST se ha actualizado para admitir las principales funciones AGA, lo que le permite ejecutar muchos juegos AGA. Una versión binaria, así como el código fuente completo, está disponible bajo GPL. [14] [15] [16] [17]
Un núcleo Minimig inédito se actualizó con soporte AGA y se amplió para admitir al menos 50 MiB de memoria de chip en el prototipo de placa Replay diseñada por Mike Johnson en FPGA Arcade. [18] [19] [20]
Jeri Ellsworth , quien diseñó el C64 Direct-to-TV Commodore 64 en un chip ASIC , tenía un Amiga funcional en un prototipo de chip en 2003. Excepto por el procesador 68000 y la interfaz de disco, todo fue emulado dentro de una FPGA. Sin embargo, el proyecto nunca se terminó ni se convirtió en un ASIC. [21]
Illuwatar, un pequeño diseñador de hardware privado en Suecia, implementó una versión de factor de forma Mini-ITX de Minimig bajo la licencia de diseño de código abierto. [22] Esta versión de hardware cabe en cajas Mini-ITX estándar y tiene unas dimensiones de 17 cm x 17 cm. Los puertos de conexión en esta versión se trasladaron a la parte posterior de la placa base para cumplir con los requisitos Mini-ITX.
El 9 de febrero de 2008, ACube Systems anunció la disponibilidad de placas Minimig v1.1 terminadas. [23]
El 11 de octubre de 2006, Jens Schönfeld de Individual Computers reveló que habían estado trabajando en un Amiga-in-FPGA comercial durante el año pasado llamado "Clone-A" que es similar a Minimig. A diferencia de Minimig, el Clon-A de Individual Computers fue desarrollado por un equipo de desarrollo de tres personas que emplea un potente analizador lógico . El sistema utilizará chips clonados para reemplazar a los CIA, Paula, Gary, Agnus y Denise. La CPU será la original de Motorola. Los chips finales también incluirán AGA y un puerto paralelo funcional para permitir juegos de 4 jugadores. [24] Aún inédito desde 2015.
Wolfgang Förster ha completado el proyecto Suska, que es un Atari ST sobre FPGA. [25]
Inspirándose en Minimig, Till Harbaum inventó MIST, [26] una implementación abierta basada en FPGA de Atari ST y Amiga destinada a tener un precio bajo y ser fácil de construir en casa. A diferencia de Minimig, la CPU 68000 no está presente como dispositivo físico sino que está implementada dentro de la FPGA.
Inspirado por MIST, Alexey Melnikov inventó MiSTer , [27] una implementación basada en FPGA de Atari ST y Amiga, basada en una placa comercial de Terasic: DE10-nano. Existen al menos cinco "placas hijas" que mejoran las capacidades de MiSTer.
Vampire V4 Standalone, lanzado por Apollo Team en 2019, proporciona reimplementación del chipset ECS/AGA, además de CPU 68080 y núcleo SAGA, y también utiliza una matriz de puertas programables en campo (FPGA).
