El MOS Technology 6502 (normalmente pronunciado "sesenta y cinco cero dos") [3] es un microprocesador de 8 bits diseñado por un pequeño equipo dirigido por Chuck Peddle para MOS Technology . El equipo de diseño había trabajado anteriormente en Motorola en el proyecto Motorola 6800 ; el 6502 es esencialmente una versión simplificada, menos costosa y más rápida de ese diseño.
Cuando se introdujo en 1975, el 6502 era el microprocesador menos costoso del mercado por un margen considerable. Inicialmente se vendió por menos de una sexta parte del costo de los diseños competidores de compañías más grandes, como el 6800 o el Intel 8080 . Su introducción provocó rápidas caídas de precios en todo el mercado de procesadores. Junto con el Zilog Z80 , desató una serie de proyectos que dieron lugar a la revolución de los ordenadores domésticos de principios de los años 1980.
Las consolas de videojuegos y computadoras domésticas populares de la década de 1980 y principios de la de 1990, como la Atari 2600 , la familia Atari de 8 bits , Apple II , Nintendo Entertainment System , Commodore 64 , Atari Lynx , BBC Micro y otras, utilizan el 6502 o variaciones de el diseño básico. Poco después de la introducción del 6502, Commodore International compró directamente MOS Technology , quien continuó vendiendo el microprocesador y las licencias a otros fabricantes. En los primeros días del 6502, Rockwell y Synertek lo contrataron como segunda fuente y luego otorgaron licencia a otras compañías.
En 1981, el Western Design Center inició el desarrollo de una versión CMOS , el 65C02 . Esto sigue siendo ampliamente utilizado en sistemas integrados , con volúmenes de producción estimados en cientos de millones. [4]
El 6502 fue diseñado por muchos de los mismos ingenieros que diseñaron la familia de microprocesadores Motorola 6800 . [5] Motorola inició el proyecto del microprocesador 6800 en 1971 con Tom Bennett como arquitecto principal. El diseño del chip comenzó a finales de 1972, los primeros chips 6800 se fabricaron en febrero de 1974 y la familia completa se lanzó oficialmente en noviembre de 1974. [6] [7] John Buchanan fue el diseñador del chip 6800 [8] [9] y Rod Orgill, quien luego hizo el 6501, ayudó a Buchanan con el análisis del circuito y el diseño del chip. [10] Bill Mensch se unió a Motorola en junio de 1971 después de graduarse de la Universidad de Arizona (a los 26 años). [11] Su primera tarea fue ayudar a definir los circuitos integrados periféricos para la familia 6800 y posteriormente fue el diseñador principal del adaptador de interfaz periférica (PIA) 6820. [12] Los ingenieros de Motorola podían ejecutar simulaciones analógicas y digitales en una computadora central IBM 370-165 . [13] Bennett contrató a Chuck Peddle en 1973 para realizar trabajos de soporte arquitectónico en los productos de la familia 6800 que ya estaban en progreso. [14] Contribuyó en muchas áreas, incluido el diseño del 6850 ACIA (interfaz serie). [15]
Los clientes objetivo de Motorola eran empresas de electrónica establecidas como Hewlett-Packard , Tektronix , TRW y Chrysler . [16] En mayo de 1972, los ingenieros de Motorola comenzaron a visitar clientes seleccionados y a compartir los detalles de su sistema de microprocesador de 8 bits propuesto con ROM, RAM, interfaces paralelas y seriales. [17] A principios de 1974, proporcionaron muestras de ingeniería de los chips para que los clientes pudieran crear prototipos de sus diseños. La estrategia de "familia total de productos" de Motorola no se centró en el precio del microprocesador, sino en reducir el costo total de diseño para el cliente. Ofrecieron software de desarrollo en una computadora de tiempo compartido, el sistema de depuración "EXORciser", capacitación en el sitio y soporte de ingenieros de aplicaciones de campo. [18] [19] Tanto Intel como Motorola habían anunciado inicialmente un precio de 360 dólares por un solo microprocesador. [20] [21] El precio real de las cantidades de producción era mucho menor. Motorola ofreció un kit de diseño que contenía el 6800 con seis chips de soporte por 300 dólares. [22]
Peddle, que acompañaba a los vendedores en las visitas a los clientes, descubrió que los clientes se desanimaban por el alto coste de los chips del microprocesador. [23] Al mismo tiempo, estas visitas invariablemente dieron como resultado que los ingenieros que presentaba produjeran listas de instrucciones requeridas que eran mucho más pequeñas que "todas estas instrucciones sofisticadas" que se habían incluido en el 6800. [ 24] Peddle y otros miembros del equipo Comenzó a delinear el diseño de una característica mejorada y un microprocesador de tamaño reducido. En ese momento, la nueva planta de fabricación de semiconductores de Motorola en Austin, Texas, tenía dificultades para producir chips MOS, y mediados de 1974 fue el comienzo de una recesión que duraría un año en la industria de los semiconductores. Además, muchos de los empleados de Mesa, Arizona , estaban descontentos con la próxima reubicación a Austin, Texas . [25]
La gerencia de la División de Productos Semiconductores de Motorola estaba abrumada por los problemas y no mostró interés en la propuesta de microprocesador de bajo costo de Peddle. Finalmente, Peddle recibió una carta oficial diciéndole que dejara de trabajar en el sistema. [26] Peddle respondió a la orden informando a Motorola que la carta representaba una declaración oficial de "abandono del proyecto" y, como tal, la propiedad intelectual que había desarrollado hasta ese momento ahora era suya. [27] En una entrevista de noviembre de 1975, el presidente de Motorola, Robert Galvin, finalmente estuvo de acuerdo en que el concepto de Peddle era bueno y que la división perdió una oportunidad: "No elegimos a los líderes adecuados en la división de Productos Semiconductores". Se reorganizó la división y se reemplazó la dirección. El nuevo vicepresidente del grupo, John Welty, afirmó: "La organización de ventas de semiconductores perdió su sensibilidad hacia las necesidades de los clientes y no pudo tomar decisiones rápidas". [28]
Peddle comenzó a buscar fuera de Motorola una fuente de financiación para este nuevo proyecto. Inicialmente se acercó al director ejecutivo de Mostek, LJ Sevin , pero este se negó. Sevin admitió más tarde que esto se debía a que temía que Motorola los demandara. [29]
Mientras Peddle visitaba Ford Motor Company en uno de sus viajes de ventas, Bob Johnson, más tarde jefe de la división de automatización de motores de Ford, mencionó que su antiguo colega John Paivinen se había mudado a General Instrument y había aprendido por sí mismo el diseño de semiconductores. [30] Paivinen luego formó MOS Technology en Valley Forge, Pensilvania en 1969 con otros dos ejecutivos de General Instrument, Mort Jaffe y Don McLaughlin. Allen-Bradley , un proveedor de componentes electrónicos y controles industriales, adquirió una participación mayoritaria en 1970. [31] La empresa diseñó y fabricó circuitos integrados personalizados para los clientes y desarrolló una línea de chips de calculadora. [32]
Después de que los esfuerzos de Mostek fracasaran, Peddle se acercó a Paivinen, quien "lo entendió inmediatamente". [33] El 19 de agosto de 1974, Chuck Peddle, Bill Mensch, Rod Orgill, Harry Bawcom, Ray Hirt, Terry Holdt y Wil Mathys dejaron Motorola para unirse a MOS. Mike Janes se unió más tarde. De los diecisiete diseñadores de chips y personas de diseño del equipo 6800, ocho se fueron. El objetivo del equipo era diseñar y producir un microprocesador de bajo coste para aplicaciones integradas y dirigirse a una base de clientes lo más amplia posible. Esto sólo sería posible si el microprocesador fuera de bajo costo y el equipo estableciera el precio objetivo en $5 en volumen. [34] Mensch declaró más tarde que el objetivo no era el precio del procesador en sí, sino crear un conjunto de chips que pudieran venderse a 20 dólares para competir con el Intel 4040 recientemente presentado , que se vendía por 29 dólares en un conjunto de chips completo similar. [35]
Los chips se producen imprimiendo múltiples copias del diseño del chip en la superficie de una "oblea" , un disco delgado de silicio de alta pureza. Se pueden imprimir chips más pequeños en mayores cantidades en la misma oblea, lo que reduce su precio relativo. Además, las obleas siempre incluyen una serie de pequeños defectos físicos que se encuentran dispersos por la superficie. Cualquier chip impreso en esa ubicación fallará y deberá desecharse. Los chips más pequeños significan que es menos probable que una sola copia se imprima con un defecto. Por ambas razones, el coste del producto final depende en gran medida del tamaño del diseño del chip. [36]
Los chips 6800 originales estaban destinados a ser180 mil × 180 mil [a] (4,6 mm × 4,6 mm) , pero el diseño se completó en212 mil × 212 mil (5,4 mm × 5,4 mm) , o un área de 29,0 mm 2 . [37] Para el nuevo diseño, el objetivo de coste exigía un objetivo de tamaño de153 mil × 168 mil (3,9 mm × 4,3 mm) , o un área de16,6 mm2 . [38] Se necesitarían varias técnicas nuevas para alcanzar este objetivo.
Hubo dos avances importantes que llegaron al mercado justo cuando se diseñaba el 6502 y que proporcionaron importantes reducciones de costos. El primero fue el paso a NMOS de carga de agotamiento . El 6800 usaba un proceso NMOS temprano que requería tres voltajes de suministro, pero una de las características del chip era un duplicador de voltaje integrado que permitía usar un solo suministro de +5 V para +5, −5 y +12 V internamente, a diferencia de otros. chips de la época como el Intel 8080 que requería tres pines de suministro separados. [39] Si bien esta característica redujo la complejidad de la fuente de alimentación y el diseño de los pines, aún requería rieles de alimentación separados para las distintas puertas del chip, lo que aumentó la complejidad y el tamaño. Al pasar al nuevo diseño de carga de agotamiento, todo lo que se necesitaba era un único suministro de +5 V, eliminando toda esta complejidad. [40]
Otra ventaja práctica era que la señal de reloj de las CPU anteriores tenía que ser lo suficientemente fuerte como para sobrevivir a toda la disipación a medida que viajaba a través de los circuitos, lo que casi siempre requería un chip externo separado que pudiera suministrar una señal potente. Con los requisitos de energía reducidos de NMOS, el reloj podría trasladarse al chip, simplificando el diseño general de la computadora. Estos cambios redujeron en gran medida la complejidad y el costo de implementar un sistema completo. [40]
Otro cambio que se estaba produciendo era la introducción del enmascaramiento de proyección . Anteriormente, los chips se modelaban en la superficie de la oblea colocando una máscara sobre la superficie de la oblea y luego alumbrándola con una luz brillante. Las máscaras a menudo recogían pequeños trozos de suciedad o fotorresistente cuando se retiraban del chip, lo que provocaba fallas en esos lugares en cualquier enmascaramiento posterior. Con diseños complejos como las CPU, se utilizarían 5 o 6 de estos pasos de enmascaramiento, y la posibilidad de que al menos uno de estos pasos introdujera un defecto era muy alta. En la mayoría de los casos, el 90% de estos diseños tenían defectos, lo que daba como resultado un rendimiento del 10%. El precio de los ejemplares funcionales debía cubrir el coste de producción del 90% que se desperdiciaba. [41]
En 1973, Perkin-Elmer introdujo el sistema Micralign , que proyectaba una imagen de la máscara sobre la oblea en lugar de requerir contacto directo. Las máscaras ya no recogían suciedad de las obleas y duraban del orden de 100.000 usos en lugar de 10. Esto eliminó las fallas paso a paso y las altas tasas de fallas que antes se observaban en diseños complejos. Los rendimientos de las CPU saltaron inmediatamente del 10% al 60 o 70%. Esto significó que el precio de la CPU disminuyó aproximadamente en la misma cantidad y el microprocesador de repente se convirtió en un dispositivo básico. [41]
Las líneas de fabricación existentes de MOS Technology se basaban en la tecnología PMOS más antigua; aún no habían comenzado a trabajar con NMOS cuando llegó el equipo. Paivinen prometió tener una línea NMOS lista y funcionando a tiempo para comenzar la producción de la nueva CPU. Cumplió su promesa y la nueva línea estuvo lista en junio de 1975. [42]
Chuck Peddle, Rod Orgill y Wil Mathys diseñaron la arquitectura inicial de los nuevos procesadores. Un artículo de septiembre de 1975 en la revista EDN ofrece este resumen del diseño: [43]
La familia MOS Technology 650X representa un intento consciente de ocho ex empleados de Motorola que trabajaron en el desarrollo del sistema 6800 para producir una pieza que reemplazaría y superaría al 6800, pero que se vendería a un precio inferior. Con el beneficio de la retrospectiva obtenida sobre el proyecto 6800, el equipo de tecnología MOS encabezado por Chuck Peddle, realizó los siguientes cambios arquitectónicos en la CPU de Motorola...
El principal cambio en términos de tamaño de chip fue la eliminación de los controladores de tres estados de las salidas del bus de direcciones. Un bus de tres estados tiene estados para "1", "0" y "alta impedancia". El último estado se usa para permitir que otros dispositivos accedan al bus y generalmente se usa para multiprocesamiento o, más comúnmente en estas funciones, para acceso directo a memoria (DMA). Si bien es útil, esta característica es muy costosa en términos de circuitos en el chip. El 6502 simplemente eliminó esta característica, de acuerdo con su diseño como un controlador económico que se utiliza para tareas específicas y se comunica con dispositivos simples. Peddle sugirió que cualquiera que realmente requiriera este estilo de acceso podría implementarlo con un solo 74158 . [44] [b]
La siguiente gran diferencia fue simplificar los registros. Para empezar, se quitó uno de los dos acumuladores . Muchas partes del decodificador de instrucciones deben acceder a los registros de uso general, como los acumuladores, y por lo tanto requieren cantidades significativas de cableado para mover datos hacia y desde su almacenamiento. Dos acumuladores facilitan muchas tareas de codificación, pero le cuestan al diseño del chip una complejidad significativa. [43] Se lograron mayores ahorros al reducir el registro de la pila de 16 a 8 bits, lo que significa que la pila solo podía tener 256 bytes de longitud, lo que era suficiente para su función prevista como microcontrolador. [43] [ verificación fallida ]
El registro índice IX de 16 bits se dividió en dos, convirtiéndose en X e Y. Más importante aún, el estilo de acceso cambió; en el 6800, IX tenía una dirección de 16 bits, que estaba compensada por un número de 8 bits suministrado con la instrucción; los dos se sumaron para producir la dirección final. En el 6502 (y en la mayoría de los otros diseños contemporáneos), la dirección base de 16 bits se almacenaba en la instrucción y se le agregaba X o Y. [44]
Finalmente, se simplificó el conjunto de instrucciones, liberando espacio en el decodificador y la lógica de control. De las 72 instrucciones originales del 6800, se implementaron 56. Entre las eliminadas se encontraban instrucciones que operaban entre los dos acumuladores del 6800 y varias instrucciones derivadas inspiradas en el PDP-11 . [44]
El diseño de alto nivel del chip tuvo que convertirse en dibujos de transistores e interconexiones. En MOS Technology, el "maquetado" era un proceso muy manual realizado con lápices de colores y papel vitela . El diseño constaba de miles de formas poligonales en seis dibujos diferentes; uno para cada capa del proceso de fabricación. Dadas las limitaciones de tamaño, había que considerar constantemente todo el diseño del chip. Mensch y Paivinen trabajaron en el decodificador de instrucciones [46] mientras que Mensch, Peddle y Orgill trabajaron en la ALU y los registros. Otro avance, desarrollado en una fiesta, fue una forma de compartir parte del cableado interno para permitir reducir el tamaño de la ALU. [47]
A pesar de sus mejores esfuerzos, el diseño final terminó teniendo 5 mils de ancho. [48] Los primeros chips 6502 tenían 168 × 183 mils (4,3 × 4,7 mm) , para un área de 19,8 mm 2 . La versión original del procesador no tenía capacidad de rotación a la derecha (ROR), por lo que la instrucción se omitió de la documentación original. La siguiente iteración del diseño redujo el chip y añadió la capacidad de girar a la derecha, y el ROR se incluyó en la documentación revisada. [49] [c]
MOS introduciría dos microprocesadores basados en el mismo diseño subyacente: el 6501 se conectaría al mismo zócalo que el Motorola 6800, mientras que el 6502 reorganizaría la distribución de pines para admitir un oscilador de reloj en el chip. Ambos funcionarían con otros chips de soporte diseñados para el 6800. No ejecutarían el software 6800 porque tenían un conjunto de instrucciones diferente, registros diferentes y, en su mayoría, modos de direccionamiento diferentes. [3] Rod Orgill fue responsable del diseño del 6501; había ayudado a John Buchanan en Motorola en el 6800. Bill Mensch hizo el 6502; fue el diseñador del Adaptador de interfaz periférica (PIA) 6820 en Motorola. Harry Bawcom, Mike Janes y Sydney-Anne Holt ayudaron con el diseño.
La introducción del microprocesador de MOS Technology fue diferente del tradicional lanzamiento del producto que dura meses. La primera ejecución de un nuevo circuito integrado normalmente se utiliza para pruebas internas y se comparte con clientes seleccionados como "muestras de ingeniería". Estos chips suelen tener uno o dos defectos de diseño menores que se corregirán antes de que comience la producción. El objetivo de Chuck Peddle era vender los primeros chips 6501 y 6502 a los asistentes a la feria comercial WESCON en San Francisco a partir del 16 de septiembre de 1975. Peddle fue un portavoz muy eficaz y los microprocesadores de MOS Technology recibieron una amplia cobertura en la prensa especializada. Uno de los primeros fue un artículo de página completa sobre los microprocesadores MCS6501 y MCS6502 en la edición del 24 de julio de 1975 de la revista Electronics . [53] Las historias también se publicaron en EE Times (24 de agosto de 1975), [54] EDN (20 de septiembre de 1975), Electronic News (3 de noviembre de 1975), Byte (noviembre de 1975) [55] y Microcomputer Digest (noviembre de 1975). ). [56] Los anuncios del 6501 aparecieron en varias publicaciones la primera semana de agosto de 1975. El 6501 estaría a la venta en Wescon por 20 dólares cada uno. [57] En septiembre de 1975, los anuncios incluían los microprocesadores 6501 y 6502. El 6502 costaría sólo $25 (equivalente a $136 en 2022). [58]
Cuando MOS Technology llegó a Wescon, descubrieron que a los expositores no se les permitía vender nada en la sala de exposiciones. Alquilaron la suite MacArthur en el hotel St. Francis y dirigieron a los clientes allí para que compraran los procesadores. En la suite, los procesadores se almacenaban en frascos grandes para dar a entender que los chips estaban en producción y disponibles. Los clientes no sabían que la mitad inferior de cada frasco contenía chips no funcionales. [59] Los chips costaban $20 y $25 , mientras que el paquete de documentación costaba $10 adicionales . Se animó a los usuarios a hacer fotocopias de los documentos, una forma económica para que MOS Technology distribuya información sobre el producto. Las hojas de datos preliminares enumeraban solo 55 instrucciones, excluyendo la instrucción Girar a la derecha (ROR), que no era compatible con estos primeros chips. Las revisiones en Byte y EDN notaron la falta de la instrucción ROR. La siguiente revisión del diseño solucionó este problema y la hoja de datos de mayo de 1976 enumeró 56 instrucciones. Peddle quería que todos los ingenieros y aficionados interesados tuvieran acceso a los chips y la documentación; otras empresas de semiconductores sólo querían tratar con clientes "serios". Por ejemplo, Signetics estaba presentando el microprocesador 2650 y sus anuncios pedían a los lectores que escribieran para solicitar información en el membrete de su empresa. [60]
La introducción del 6501/6502 en forma impresa y en Wescon fue un enorme éxito. La desventaja fue que la amplia cobertura de prensa llamó la atención de Motorola. En octubre de 1975, Motorola redujo el precio de un solo microprocesador 6800 de 175 dólares a 69 dólares . El kit de diseño del sistema de 300 dólares se redujo a 150 dólares y ahora venía con una placa de circuito impreso. [61] El 3 de noviembre de 1975, Motorola solicitó una orden judicial ante el Tribunal Federal para impedir que MOS Technology fabricara y vendiera productos de microprocesadores. También presentaron una demanda por infracción de patentes y apropiación indebida de secretos comerciales. Motorola afirmó que siete ex empleados se unieron a MOS Technology para crear los productos de microprocesadores de esa empresa. [62]
Motorola era una empresa multimillonaria con un caso plausible y abogados caros. El 30 de octubre de 1974, Motorola presentó numerosas solicitudes de patente sobre la familia de microprocesadores y obtuvo veinticinco patentes. El primero fue en junio de 1976 y el segundo fue para Bill Mensch el 6 de julio de 1976, para el diseño del chip 6820 PIA. Estas patentes cubrieron el bus 6800 y cómo los chips periféricos interactúan con el microprocesador. [63] Motorola comenzó a fabricar transistores en 1950 y tenía una cartera de patentes de semiconductores. Allen-Bradley decidió no luchar en este caso y vendió su participación en MOS Technology a los fundadores. Cuatro de los ex ingenieros de Motorola fueron nombrados en la demanda: Chuck Peddle, Will Mathys, Bill Mensch y Rod Orgill. Todos fueron nombrados inventores en las 6.800 solicitudes de patente. Durante el proceso de descubrimiento, Motorola descubrió que un ingeniero, Mike Janes, había ignorado las instrucciones de Peddle y había llevado sus documentos de diseño del 6800 a MOS Technology. [64] En marzo de 1976, la ahora independiente MOS Technology se estaba quedando sin dinero y tuvo que resolver el caso. Acordaron abandonar el procesador 6501, pagar a Motorola 200.000 dólares y devolver los documentos que Motorola afirmaba que eran confidenciales. Ambas empresas acordaron otorgar licencias cruzadas de patentes de microprocesadores. [65] En mayo de ese año, Motorola bajó el precio de un solo microprocesador 6800 a 35 dólares . En noviembre, Commodore había adquirido MOS Technology. [66] [67]
Con problemas legales detrás de ellos, MOS todavía tenía el problema de lograr que los desarrolladores probaran su procesador, lo que llevó a Chuck Peddle a diseñar la computadora de placa única MDT-650 ("terminal de desarrollo de microcomputadoras") . Otro grupo dentro de la empresa diseñó el KIM-1 , que se vendió semicompleto y podía convertirse en un sistema utilizable con la adición de una terminal de computadora de terceros y una unidad de casete compacta . Si bien se vendió bien en el mercado al que estaba destinado, la compañía descubrió que el KIM-1 también se vendió bien entre aficionados y aficionados. El sistema de control, entrenamiento y desarrollo relacionado Rockwell AIM-65 también obtuvo buenos resultados. El software del AIM 65 se basó en el del MDT. Otro producto más o menos similar fue el Synertek SYM-1 .
Uno de los primeros usos "públicos" del diseño fue la microcomputadora Apple I , introducida en 1976. El 6502 se usó luego en el Commodore PET y el Apple II , [68] ambos lanzados en 1977. Posteriormente se usó en el Atari . Computadoras domésticas de la familia de 8 bits y Acorn Atom , BBC Micro , [68] VIC-20 y otros diseños tanto para computadoras domésticas como comerciales, como Ohio Scientific y Oric . El 6510 , un sucesor directo del 6502 con un puerto de E/S digital y un bus de direcciones de tres estados , fue el CPU utilizado en la computadora doméstica Commodore 64 más vendida [69] [70] .
Otro uso importante de la familia 6500 fue en los videojuegos. El primero en hacer uso del diseño del procesador fue el Atari VCS de 1977, más tarde rebautizado como Atari 2600 . El VCS utilizó una variante del 6502 denominada 6507 , que tenía menos pines, por lo que sólo podía direccionar 8 KB de memoria. Se venderían millones de consolas Atari, cada una con un procesador MOS. Otro uso importante fue el de Nintendo Entertainment System y Famicom. El 6502 utilizado en la NES era una segunda versión de Ricoh , un sistema parcial en un chip , que carecía del modo decimal codificado en binario pero agregaba 22 registros mapeados en memoria y hardware integrado para generación de sonido, lectura de joypad y sprites. lista DMA . Llamado 2A03 en las consolas NTSC y 2A07 en las consolas PAL (la diferencia es la relación del divisor de frecuencia del reloj y una tabla de búsqueda de frecuencias de muestreo de audio), este procesador fue producido exclusivamente para Nintendo .
6502 o variantes se utilizaron en todas las unidades de disquete de Commodore para todas sus computadoras de 8 bits, desde la línea PET hasta la Commodore 128D, incluida la Commodore 64. Las unidades PET de 8 pulgadas tenían dos procesadores 6502. Atari usó el mismo 6507 usado en Atari VCS para sus unidades de disco 810 y 1050 utilizadas para toda su línea de computadoras de 8 bits, desde el 400/800 hasta el XEGS.
En la década de 1980, la popular revista de electrónica Elektor/Elektuur utilizó el procesador en su placa de desarrollo de microprocesadores Junior Computer .
El sucesor CMOS del 6502, el WDC 65C02 , también se utilizó en computadoras domésticas y consolas de videojuegos. Apple lo usó en la línea Apple II comenzando con Apple IIc y variantes posteriores de Apple IIe y también ofreció un kit para actualizar sistemas IIe más antiguos con el nuevo procesador. [71] El chip Hudson Soft HuC6280 utilizado en el TurboGrafx-16 se basó en un núcleo 65C02. El Atari Lynx utilizó un chip personalizado llamado "Mikey" [72] diseñado por Epyx que incluía una celda con licencia VLSI VL65NC02. La variante G65SC12 de GTE Microcircuits (rebautizada como California Micro Devices) se utilizó en BBC Master . Algunos modelos de BBC Master también incluían un coprocesador G65SC102 adicional.
El 6502 es un procesador little-endian de 8 bits con un bus de direcciones de 16 bits . Las versiones originales se fabricaron utilizando un chip de tecnología de proceso de 8 µm [73] con un tamaño de matriz de 3,9 mm × 4,3 mm (anunciado como 153 mils × 168 mils), para un área total de 16,6 mm2 . [38]
La lógica interna funciona a la misma velocidad que la velocidad del reloj externo, pero a pesar de las bajas velocidades del reloj (normalmente en el entorno de 1 a2 MHz ), el rendimiento del 6502 era competitivo con el de otras CPU contemporáneas que utilizaban relojes significativamente más rápidos. Esto se debe en parte a una máquina de estados simple implementada mediante lógica combinacional (sin reloj) en mayor medida que en muchos otros diseños; el reloj de dos fases (que proporciona dos sincronizaciones por ciclo) podría así controlar directamente el ciclo de la máquina. Las instrucciones típicas pueden tardar la mitad de ciclos en completarse en el 6502 que en los diseños contemporáneos. Como la mayoría de las CPU simples de la época, el chip dinámico NMOS 6502 no está secuenciado por una ROM de microcódigo [ se necesita aclaración ] sino que utiliza un PLA (que ocupaba aproximadamente el 15% del área del chip) para la decodificación y secuenciación de instrucciones. Como en la mayoría de los microprocesadores de 8 bits, el chip realiza una superposición limitada de búsqueda y ejecución.
La baja frecuencia de reloj moderó los requisitos de velocidad de la memoria y los periféricos conectados a la CPU, ya que sólo alrededor del 50% del ciclo de reloj estaba disponible para el acceso a la memoria (debido al diseño asíncrono, esta fracción variaba mucho entre las versiones de chip). Esto era fundamental en una época en la que la memoria asequible tenía tiempos de acceso en el rango de 250 a 450 ns .
Debido a que el chip solo accedía a la memoria durante ciertas partes del ciclo del reloj, y esos ciclos estaban indicados por el pin de salida bajo PHI2, otros chips en un sistema podían acceder a la memoria durante esos momentos en que el 6502 estaba fuera del bus. Esto a veces se conocía como "acceso oculto". Esta técnica fue ampliamente utilizada por los sistemas informáticos; usarían memoria con capacidad de acceso a 2 MHz y luego ejecutarían la CPU a 1 MHz. Esto garantizaba que la CPU y el hardware de vídeo pudieran intercalar sus accesos, con un rendimiento total equivalente al del dispositivo de memoria. [74] Cuando las memorias más rápidas estuvieron disponibles en la década de 1980, las máquinas más nuevas podían funcionar a velocidades de reloj más altas, como la CPU de 2 MHz en BBC Micro , y aún usar las técnicas de bus compartido.
Al igual que su precursor, el 6800, el 6502 tiene muy pocos registros . Los registros del 6502 incluyen un registro acumulador de 8 bits (A), dos registros de índice de 8 bits (X e Y), 7 bits de indicador de estado del procesador (P; del bit 7 al bit 0, estos son el negativo (N), desbordamiento ( V), reservado , interrupción (B), decimal (D), deshabilitación de interrupción (I), cero (Z) y bandera de acarreo (C), un puntero de pila de 8 bits (S) y un contador de programa de 16 bits. (ORDENADOR PERSONAL). [75] Esto se compara con un diseño típico de la misma época, el Z80 , que tiene ocho registros de 8 bits de uso general, que se pueden combinar en cuatro de 16 bits. El Z80 también tenía un conjunto completo de registros alternativos, lo que hacía un total de dieciséis registros de uso general.
Para compensar en cierta medida la falta de registros, el 6502 incluye un modo de direccionamiento de página cero que utiliza un byte de dirección en la instrucción en lugar de los dos necesarios para direccionar el total.64 KB de memoria. Esto proporciona un acceso rápido a la primera256 bytes de RAM mediante instrucciones más cortas. Chuck Peddle ha dicho en entrevistas que la intención específica era permitir que estos primeros256 bytes de RAM para ser utilizados como registros. [ cita necesaria ]
El espacio de direcciones de la pila está cableado a la página de memoria $01, es decir, el rango de direcciones $0100– $01FF( 256- 511). El acceso del software a la pila se realiza a través de cuatro instrucciones de modo de direccionamiento implícito, cuyas funciones son empujar o sacar (tirar) del acumulador o del registro de estado del procesador. La misma pila también se utiliza para llamadas a subrutinas a través de las instrucciones JSR (saltar a subrutina) y RTS (regreso desde subrutina) y para el manejo de interrupciones .
El chip utiliza los registros de índice y pila de manera efectiva con varios modos de direccionamiento , incluido un modo rápido de "página directa" o "página cero", similar al que se encuentra en el PDP-8 , que accede a ubicaciones de memoria desde las direcciones 0 a 255 con un solo Dirección de 8 bits (guardando el ciclo normalmente requerido para recuperar el byte de orden superior de la dirección): el código para el 6502 usa la página cero de la misma manera que el código para otros procesadores usaría registros. En algunas microcomputadoras basadas en 6502 con un sistema operativo, el sistema operativo utiliza la mayor parte de la página cero, dejando solo un puñado de ubicaciones para el usuario.
Los modos de direccionamiento también incluyen implícitos (instrucciones de 1 byte); absoluto (3 bytes); absoluto indexado (3 bytes); página cero indexada (2 bytes); relativo (2 bytes); acumulador (1); indirecta,x e indirecta,y (2); e inmediato (2). El modo absoluto es un modo de propósito general. Las instrucciones de bifurcación utilizan un desplazamiento de 8 bits con signo relativo a la instrucción después de la bifurcación; por lo tanto, el rango numérico −128..127 se traduce en 128 bytes hacia atrás y 127 bytes hacia adelante desde la instrucción que sigue a la bifurcación (que son 126 bytes hacia atrás y 129 bytes hacia adelante desde el inicio de la instrucción de bifurcación). El modo acumulador utiliza el acumulador como dirección efectiva y no necesita ningún dato de operando . El modo inmediato utiliza un operando literal de 8 bits .
Los modos indirectos son útiles para el procesamiento de matrices y otros bucles. Con el modo "(indirecto),y" de 5/6 ciclos, el registro Y de 8 bits se agrega a una dirección base de 16 bits leída desde la página cero, que se ubica en un solo byte después del código de operación. Por lo tanto, el registro Y es un registro de índice en el sentido de que se utiliza para mantener un índice real (a diferencia del registro X en el 6800, donde se almacenaba directamente una dirección base y a la que se podía agregar un desplazamiento inmediato). Incrementar el registro de índice para recorrer la matriz en bytes requiere solo dos ciclos adicionales. Con el modo "(indirecto,x)" utilizado con menos frecuencia, la dirección efectiva para la operación se encuentra en la dirección de página cero formada al agregar el segundo byte de la instrucción al contenido del registro X. Al utilizar los modos indexados, la página cero actúa efectivamente como un conjunto de hasta 128 registros de direcciones adicionales (aunque muy lentos).
El 6502 es capaz de realizar sumas y restas en binario o decimal codificado en binario . Colocar la CPU en modo BCD con la SEDinstrucción (establecer indicador D) da como resultado aritmética decimal, lo que $99 + $01daría como resultado $00 y el indicador de acarreo (C) configurado. En modo binario ( CLD, borrar el indicador D), la misma operación daría como resultado $9A y que se borre el indicador de acarreo. Aparte de Atari BASIC , el modo BCD rara vez se usaba en aplicaciones de computadoras domésticas.
Ver ¡Hola mundo! artículo para un ejemplo simple pero característico del lenguaje ensamblador 6502 .
Los códigos de operación de instrucciones ( códigos de operación ) 6502 tienen una longitud de 8 bits y la forma general AAABBBCC, donde AAA y CC definen el código de operación y BBB define el modo de direccionamiento. [76]
Por ejemplo, considere la ORAinstrucción que realiza un OR bit a bit en los bits del acumulador con otro valor. El código de operación de la instrucción tiene la forma 000bbb01, donde bbb puede ser 010 para un valor de modo inmediato (constante), 001 para una dirección fija de página cero, 011 para una dirección absoluta, etc. [76]
Este patrón no es absoluto y existen varias excepciones. Sin embargo, cuando se aplica, permite deconstruir fácilmente los valores del código de operación en mnemónicos de ensamblaje para la mayoría de las instrucciones, manejando los casos extremos con código de propósito especial. [76]
De los 256 códigos de operación posibles disponibles usando un patrón de 8 bits, el 6502 original usa 151 de ellos, organizados en 56 instrucciones con (posiblemente) múltiples modos de direccionamiento . Dependiendo de la instrucción y el modo de direccionamiento, el código de operación puede requerir cero, uno o dos bytes adicionales para los operandos. Por lo tanto, las instrucciones de máquina 6502 varían en longitud de uno a tres bytes. [77] [78] El operando se almacena en el formato little-endian habitual del 6502 .
El 65C816 , el CMOS de 16 bits descendiente del 6502, también admite direccionamiento de 24 bits, lo que da como resultado instrucciones ensambladas con operandos de tres bytes, también organizados en formato little-endian.
Los 105 códigos de operación restantes no están definidos. En el diseño original, no se utilizaban instrucciones en las que los 4 bits de orden inferior ( nibble ) eran 3, 7, B o F, lo que dejaba espacio para futuras expansiones. Del mismo modo, la columna $2x tenía una sola entrada, . Se distribuyeron las 25 plazas vacías restantes. Algunas de las ranuras vacías se utilizaron en el 65C02 para proporcionar nuevas instrucciones y variaciones de las existentes con nuevos modos de direccionamiento. Inicialmente, las instrucciones $Fx se dejaron libres para permitir que otros proveedores agregaran sus propias instrucciones, pero versiones posteriores del 65C02 estandarizaron un conjunto de instrucciones de manipulación de bits desarrolladas por Rockwell Semiconductor .LDX #constant
Una declaración en lenguaje ensamblador 6502 consta de un mnemotécnico de instrucción de tres caracteres , seguido de cualquier operando . Las instrucciones que no toman un operando separado sino que apuntan a un solo registro según el modo de direccionamiento combinan el registro de destino en el mnemotécnico de instrucción, por lo que el ensamblador usa INXen lugar de INC Xpara incrementar el registro X.
El siguiente código fuente en lenguaje ensamblador 6502 es para una subrutina denominada , que copia una cadena de caracteres terminada en nulo de una ubicación a otra, convirtiendo caracteres de letras mayúsculas en letras minúsculas. La cadena que se copia es la "fuente" y la cadena en la que se almacena la fuente convertida es el "destino".TOLOWER
La entrada de interrupción no enmascarable (NMI) del procesador es sensible al borde , lo que significa que la interrupción se activa por el flanco descendente de la señal en lugar de su nivel. La implicación de esta característica es que no se admite fácilmente un circuito de interrupción OR cableado . Sin embargo, esto también evita que se produzcan interrupciones NMI anidadas hasta que el hardware vuelva a inactivar la entrada NMI, a menudo bajo el control del controlador de interrupciones NMI .
La afirmación simultánea de las líneas de interrupción de hardware NMI e IRQ (enmascarable) hace que se ignore IRQ. Sin embargo, si la línea IRQ permanece activa después del servicio del NMI, el procesador responderá inmediatamente a la IRQ, ya que la IRQ es sensible al nivel . Por lo tanto, en el diseño del 6502 se estableció una especie de prioridad de interrupción incorporada.
El indicador B se establece mediante el muestreo periódico del 6502 de la salida de su detector de borde NMI y su entrada IRQ. Sin embargo, la señal IRQ que se está bajando solo se reconoce si la bandera I permite las IRQ. Si de esta manera se detecta una solicitud NMI o IRQ (enmascarable), el indicador B se establece en cero y hace que el procesador ejecute la siguiente instrucción BRK en lugar de ejecutar la siguiente instrucción basada en el contador del programa. [79] [80]
Luego, la instrucción BRK envía el estado del procesador a la pila, con el bit de bandera B establecido en cero. Al final de su ejecución, la instrucción BRK restablece el valor del indicador B a uno. Ésta es la única forma de modificar la bandera B. Si una instrucción distinta de la instrucción BRK empuja el indicador B a la pila como parte del estado del procesador [81], el indicador B siempre tiene el valor uno.
Una transición de alto a bajo en el pin de entrada SO establecerá el bit de estado de desbordamiento del procesador. Esto se puede utilizar para una respuesta rápida al hardware externo. Por ejemplo, un controlador de dispositivo de sondeo de alta velocidad puede sondear el hardware una vez en sólo tres ciclos usando una BVCinstrucción Branch-on-oVerflow-Clear ( ) que se bifurca a sí misma hasta que el desbordamiento se establece mediante una transición descendente SO. El Commodore 1541 y otras unidades de disquete Commodore utilizan esta técnica para detectar cuándo el serializador está listo para transferir otro byte de datos del disco. El diseño de hardware y software del sistema debe garantizar que no se produzca un SO durante el procesamiento aritmético y que interrumpa los cálculos.
El 6502 fue la variante más prolífica de la familia de la serie 65xx de MOS Technology .
El 6501 y el 6502 tienen paquetes DIP de 40 pines ; los 6503, 6504, 6505 y 6507 son versiones DIP de 28 pines, para reducir el costo del chip y la placa de circuito. En todas las versiones de 28 pines, el número de pines se reduce al omitir algunos de los pines de dirección de orden superior y varias combinaciones de pines de función, lo que hace que esas funciones no estén disponibles.
Normalmente, los 12 pines omitidos para reducir el número de pines de 40 a 28 son los tres pines no conectados (NC), uno de los dos pines Vss, uno de los pines de reloj, el pin SYNC, el pin de desbordamiento configurado (SO), ya sea la interrupción enmascarable o la interrupción no enmascarable (NMI), y las cuatro líneas de dirección más importantes (A12-A15). La omisión de cuatro pines de dirección reduce la direccionabilidad externa a 4 KB (de los 64 KB del 6502), aunque el registro interno de la PC y todos los cálculos de direcciones efectivas siguen siendo de 16 bits .
El 6507 omite ambos pines de interrupción para incluir la línea de dirección A12, proporcionando 8 KB de direccionabilidad externa pero sin capacidad de interrupción. El 6507 se utilizó en la popular consola de videojuegos Atari 2600 , cuyo diseño divide el espacio de memoria de 8 KB por la mitad, destinando la mitad inferior a la RAM interna y los periféricos de la consola, y la mitad superior al Cartucho de Juego, así Atari 2600 Los cartuchos tienen un límite de dirección de 4 KB (y el mismo límite de capacidad a menos que el cartucho contenga circuitos de conmutación de banco ).
Una computadora popular basada en 6502, la Commodore 64 , usaba una CPU 6502 modificada, la 6510 . A diferencia del 6503–6505 y el 6507, el 6510 es un chip de 40 pines que agrega hardware interno: un puerto de E/S paralelo de 6 bits asignado a las direcciones 0000 y 0001. El 6508 es otro chip que, como el 6510, agrega hardware interno. hardware: 256 bytes de SRAM y un puerto de E/S de 8 bits similar a los que presenta el 6510. Aunque estos chips no tienen un número de pines reducido en comparación con el 6502, necesitan nuevos pines para el puerto de E/S paralelo agregado. En este caso, no hay líneas de dirección entre los pines eliminados.
El Western Design Center diseñó y produce actualmente el procesador WDC 65C816 S, un sucesor de núcleo estático de 16 bits del 65C02 . El W65C816S es una variante más nueva del 65C816, que es el núcleo de la computadora Apple IIGS y es la base del procesador Ricoh 5A22 que alimenta el sistema de entretenimiento Super Nintendo . El W65C816S incorpora mejoras menores con respecto al 65C816 que hacen que el chip más nuevo no sea un reemplazo exacto del hardware anterior. Entre estas mejoras se encuentra la conversión a un núcleo estático, que permite detener el reloj en cualquier fase sin que los registros pierdan datos. Disponible a través de distribuidores de productos electrónicos, a partir de marzo de 2020, el W65C816S está oficialmente clasificado para funcionamiento a 14 MHz.
El Western Design Center también diseñó y produjo el 65C802 , que era un núcleo 65C816 con un espacio de direcciones de 64 kilobytes en un paquete compatible con pines 65(C)02. El 65C802 podría adaptarse a una placa 6502 y funcionaría como un 65C02 al encenderse, funcionando en "modo de emulación". Al igual que con el 65C816, una secuencia de dos instrucciones cambiaría el 65C802 al funcionamiento en "modo nativo", exponiendo su acumulador de 16 bits y sus registros de índice , y otras características del 65C816. El 65C802 no se utilizó mucho y terminó la producción.
El 6502 tenía varios errores y peculiaridades que debían tenerse en cuenta al programarlo:
JMP (<address>) del 6502 , está parcialmente rota. Si <dirección> es hexadecimal xxFF (es decir, cualquier palabra que termine en FF ), el procesador no saltará a la dirección almacenada en xxFF y xxFF+1como se esperaba, sino a la definida por xxFF y xx00 (por ejemplo, JMP ($10FF)saltaría a la dirección almacenado en 10FF y 1000, en lugar del almacenado en 10FF y 1100). Este defecto continuó en toda la línea NMOS, pero se corrigió en los derivados CMOS.El primer 6502 se fabricó con tecnología de 8 micrones, funcionaba a un megahercio y tenía una memoria máxima de 64k.
La llegada de cualquier interrupción se refleja en el indicador B, cuya salida (B_OUT) obliga al procesador a ejecutar una instrucción BRK...
COMBATE; BUS DE DATOS INTERNO (DB)
llamado SALLY por los ingenieros de Atari, pero [los documentos de soporte lo llaman] "6502 (Modificado)", "6502 Modificado", "Personalizado 6502" o "6502C". [..] Los chips SALLY 6502 nunca están marcados como "6502C" pero, aparte del UMC UM6502I, siempre [marcados] C014806. [..] [Otros] chips marcados "6502C" [..] NO son los Atari "6502C" sino [estándar 6502] certificados para 4MHz
