_CPU-pins_PNr%C2%B00295.jpg/1280px-AMD_Phenom_II_X6_1090T_(HDT90ZFBK6DGR)_CPU-pins_PNr%C2%B00295.jpg)
.JPG/1280px-AMD_Phenom_X4_9750_(Underside).JPG)
Una matriz de rejilla de pines ( PGA ) es un tipo de encapsulado de circuito integrado . En un PGA, el paquete es cuadrado o rectangular y los pines están dispuestos en una disposición regular en la parte inferior del paquete. Los pasadores suelen estar espaciados a 2,54 mm (0,1") [1] y pueden cubrir o no toda la parte inferior del paquete.
Los PGA a menudo se montan en placas de circuito impreso utilizando el método del orificio pasante o se insertan en un zócalo . Los PGA permiten más pines por circuito integrado que los paquetes más antiguos, como el paquete dual en línea (DIP).
El chip se puede montar en la parte superior o inferior (el lado fijado). Las conexiones se pueden realizar mediante unión de cables o mediante montaje de chip invertido . Normalmente, los paquetes PGA utilizan unión de cables cuando el chip está montado en el lado con clavijas y construcción de chip invertido cuando el chip está en la parte superior. Algunos paquetes PGA contienen múltiples matrices, por ejemplo, las CPU Ryzen Zen 2 y Zen 3 para el zócalo AM4 .
Una matriz de rejilla de pines de chip invertido (FC-PGA o FCPGA) es una forma de matriz de rejilla de pines en la que el troquel mira hacia abajo en la parte superior del sustrato con la parte posterior del troquel expuesta. Esto permite que la matriz tenga un contacto más directo con el disipador de calor u otro mecanismo de enfriamiento.
El FC-PGA fue introducido por Intel con los procesadores Pentium III y Celeron [2] con núcleo Coppermine basados en Socket 370, y luego se utilizó para los procesadores Pentium 4 [3] y Celeron basados en Socket 478 . Los procesadores FC-PGA encajan en los zócalos de la placa base basados en Socket 370 y Socket 478 con fuerza de inserción cero (ZIF) ; AMD también ha utilizado paquetes similares. Todavía se usa hoy [ ¿cuándo? ] para procesadores Intel móviles.
Una matriz de rejilla de pines cerámicos (CPGA) es un tipo de embalaje utilizado por los circuitos integrados . Este tipo de embalaje utiliza un sustrato cerámico con clavijas dispuestas en una red de clavijas. Algunas CPU que utilizan empaquetado CPGA son AMD Socket A Athlons y Duron .
AMD utilizó un CPGA para los procesadores Athlon y Duron basados en Socket A, así como para algunos procesadores AMD basados en Socket AM2 y Socket AM2+ . Si bien otros fabricantes han utilizado factores de forma similares, no se los denomina oficialmente CPGA. Este tipo de embalaje utiliza un sustrato cerámico con pines dispuestos en una matriz.
Una matriz de rejilla de pines orgánicos (OPGA) es un tipo de conexión para circuitos integrados , y especialmente CPU , donde la matriz de silicio está unida a una placa hecha de plástico orgánico que está perforada por una serie de pines que realizan las conexiones necesarias para la toma .
Intel utilizó el empaque de matriz de rejilla de pines de plástico (PPGA) para los procesadores Celeron con núcleo Mendocino de último modelo basados en Socket 370 . [4] Algunos procesadores anteriores al Socket 8 también usaban un factor de forma similar, aunque no se los denominaba oficialmente PPGA.
Los procesadores Intel basados en Socket 5 y Socket 7 utilizan la matriz de cuadrícula de pines escalonada (SPGA) . El zócalo 8 utilizó un diseño SPGA parcial en la mitad del procesador.
Consta de dos conjuntos cuadrados de pines, desplazados en ambas direcciones por la mitad de la distancia mínima entre los pines en uno de los conjuntos. Dicho de otra manera: dentro de un límite cuadrado, los pines forman una red cuadrada diagonal . Generalmente hay una sección en el centro del paquete sin alfileres. Los paquetes SPGA suelen ser utilizados por dispositivos que requieren una mayor densidad de pines que la que puede proporcionar un PGA, como los microprocesadores .
Una matriz de rejilla de pernos (SGA) es un paquete de escala de chips de matriz de rejilla de clavijas cortas para uso en tecnología de montaje en superficie . La matriz de rejilla de pernos de polímero o la matriz de rejilla de pernos de plástico fue desarrollada conjuntamente por el Centro Interuniversitario de Microelectrónica (IMEC) y el Laboratorio de Tecnología de Producción de Siemens AG . [5] [6]
La matriz de cuadrícula de pines reducida fue utilizada por las variantes móviles con enchufe de los procesadores Intel Core i3/5/7 y presenta un paso de pin reducido de 1 mm, [7] a diferencia del paso de pin de 1,27 mm utilizado por los procesadores AMD contemporáneos y los Intel más antiguos. procesadores. Se utiliza en los zócalos G1 , G2 y G3 .
{{cite web}}: Falta o está vacío |url=( ayuda )