stringtranslate.com

Sistema en un paquete

Dibujo CAD de un multichip SiP que contiene un procesador, memoria y almacenamiento en un único sustrato

Un sistema en un paquete ( SiP ) o sistema en paquete es un número de circuitos integrados (CI) encerrados en un paquete portador de chip o que abarca un sustrato de paquete de CI que puede incluir componentes pasivos y realizar las funciones de un sistema completo. Los CI pueden apilarse utilizando paquete sobre paquete , colocarse uno al lado del otro y/o incrustarse en el sustrato. [1] El SiP realiza todas o la mayoría de las funciones de un sistema electrónico y se utiliza normalmente al diseñar componentes para teléfonos móviles , reproductores de música digitales , etc. [2] Las matrices que contienen circuitos integrados pueden apilarse verticalmente sobre el sustrato del paquete. Están conectadas internamente por cables finos que están unidos al sustrato del paquete. Alternativamente, con una tecnología de chip invertido , se utilizan protuberancias de soldadura para unir chips apilados entre sí y al sustrato del paquete, o incluso se pueden utilizar ambas técnicas en un solo paquete. Los SiP son como sistemas en un chip (SoC) pero menos integrados y no en una sola matriz semiconductora . [3]

Los SIP se pueden utilizar para reducir el tamaño de un sistema, mejorar el rendimiento o reducir los costos. [4] [5] La tecnología evolucionó a partir de la tecnología de módulo multichip (MCM), con la diferencia de que los SiP también utilizan apilamiento de matrices , que apila varios chips o matrices uno sobre el otro. [6] [7]

Tecnología

Los chips SiP se pueden apilar verticalmente o colocar en mosaico horizontalmente, con técnicas como chiplets o empaquetado en forma de colcha . Los SiP conectan los chips con uniones de cables estándar fuera del chip o protuberancias de soldadura, a diferencia de los circuitos integrados tridimensionales ligeramente más densos que conectan chips de silicio apilados con conductores que pasan a través del chip utilizando vías a través del silicio . Se han desarrollado muchas técnicas de empaquetado 3D diferentes para apilar muchos chips bastante estándar en un área compacta. [8]

Los SiP pueden contener varios chips o matrices (como un procesador especializado , DRAM o memoria flash) combinados con componentes pasivos ( resistencias y condensadores ), todos montados en el mismo sustrato . Esto significa que se puede construir una unidad funcional completa en un solo paquete, de modo que se necesiten agregar pocos componentes externos para que funcione. Esto es particularmente valioso en entornos con limitaciones de espacio, como reproductores de MP3 y teléfonos móviles, ya que reduce la complejidad de la placa de circuito impreso y el diseño general. A pesar de sus beneficios, esta técnica disminuye el rendimiento de la fabricación, ya que cualquier chip defectuoso en el paquete dará como resultado un circuito integrado empaquetado no funcional, incluso si todos los demás módulos en ese mismo paquete son funcionales.

Los SiP contrastan con la arquitectura de circuito integrado de sistema en chip (SoC) común, que integra componentes basados ​​en funciones en una única matriz de circuito . Un SoC normalmente integrará una CPU, interfaces de gráficos y memoria, conectividad de disco duro y USB , memorias de acceso aleatorio y de solo lectura , y almacenamiento secundario y/o sus controladores en una única matriz. En comparación, un SiP conectaría estos módulos como componentes discretos en uno o más paquetes de chips o matrices. Un SiP se asemeja a la arquitectura de PC tradicional común basada en placa base , ya que separa los componentes en función de su función y los conecta a través de una placa de circuito de interfaz central. Un SiP tiene un grado de integración menor en comparación con un SoC. Los circuitos integrados híbridos (HIC) son algo similares a los SiP, sin embargo, tienden a manejar señales analógicas [9] mientras que los SiP generalmente manejan señales digitales, [10] [11] [12] [13] [14] debido a esto, los HIC usan tecnología más antigua o menos avanzada (tienden a usar placas de circuitos o sustratos de una sola capa, no usan apilamiento de matrices, no usan chip invertido o BGA para conectar componentes o matrices, usan solo unión por cable para conectar matrices o paquetes de circuitos integrados de contorno pequeño, usan paquetes en línea duales o paquetes en línea simples para interconectar fuera del IC híbrido en lugar de BGA, etc.). [15]

La tecnología SiP está siendo impulsada principalmente por las tendencias iniciales del mercado en wearables , dispositivos móviles e Internet de las cosas que no exigen una gran cantidad de unidades producidas como en el mercado establecido de SoC para consumidores y empresas. A medida que Internet de las cosas se vuelve más una realidad y menos una visión, se están produciendo innovaciones en el nivel de sistema en chip y SiP, de modo que los sensores microelectromecánicos (MEMS) se pueden integrar en una matriz separada y controlar la conectividad. [16]

Las soluciones SiP pueden requerir múltiples tecnologías de empaquetado , como chip invertido , unión por cable , empaquetado a nivel de oblea , vías a través de silicio (TSV), chiplets y más. [17] [18]

Proveedores

Véase también

Referencias

  1. ^ Sistema INEMI en tecnología de paquetes, thor.inemi.org, junio de 2005, consultado el 24 de enero de 2024
  2. ^ Por Pushkar Apte, WR Bottoms, William Chen y George Scalise, IEEE Spectrum. “Advanced Chip Packaging Satisfies Smartphone Needs” (El empaquetado avanzado de chips satisface las necesidades de los teléfonos inteligentes). 8 de febrero de 2011. Consultado el 31 de julio de 2015.
  3. ^ System-in-Package (SiP), una historia de éxito // AnySilicon, 21 de febrero de 2020
  4. ^ "System-in-Package (SiP), una historia de éxito". 21 de febrero de 2020.
  5. ^ "Por eso el System-in-Package es tan importante para el próximo iWatch de Apple y para todo lo demás". 30 de abril de 2014.
  6. ^ "MCM, SiP, SoC e integración heterogénea definidos y explicados". 7 de agosto de 2017.
  7. ^ "SiP es el nuevo SoC @ 56thDAC". 21 de febrero de 2024.
  8. ^ Por R. Wayne Johnson, Mark Strickland y David Gerke, Programa de Empaques y Piezas Electrónicas de la NASA. “3-D Packaging: A Technology Review”. 23 de junio de 2005. Consultado el 31 de julio de 2015.
  9. ^ "Definición de microcircuito híbrido".
  10. ^ "La revisión del Apple Watch".
  11. ^ "Desmontaje del Apple Watch". 23 de abril de 2015.
  12. ^ "El análisis del chip S1 del Apple Watch revela 30 componentes individuales en un paquete 'muy único'". 7 de mayo de 2015.
  13. ^ https://www.allaboutcircuits.com/technical-articles/introduction-to-microelectromechanical-systems-microphone-technology/ [ URL básica ]
  14. ^ Todos los componentes del Apple S1 SIP tienen interfaces digitales, por ejemplo, amplificadores, el microcontrolador STM32, giroscopios, micrófonos MEMS, circuitos integrados de gestión de energía, chips NFC, que se pueden ver consultando sus hojas de datos o las hojas de datos de productos similares de los mismos fabricantes como https://www.analog.com/media/en/technical-documentation/data-sheets/MAX98390.pdf https://www.renesas.com/us/en/document/dst/da9080-datasheet https://www.st.com/resource/en/datasheet/lsm6dsox.pdf www.sensors.ch/doc/wearables_eloy_markets.pdf www.alldatasheet.com/datasheet-pdf/pdf/1132058/BOARDCOM/BCM4334X.html
  15. ^ Ko, Cheng-Ta; Yang, Henry; Lau, John; Li, Ming; Li, Margie; Lin, Curry; Lin, JW; Chang, Chieh-Lin; Pan, Jhih-Yuan; Wu, Hsing-Hui; Chen, Yu-Hua; Chen, Tony; Xu, Iris; Lo, Penny; Fan, Nelson (1 de octubre de 2018). "Diseño, materiales, proceso y fabricación de integración heterogénea a nivel de panel en abanico". Revista de microelectrónica y empaquetado electrónico . 15 (4): 141–147. doi :10.4071/imaps.734552. ISSN  1551-4897. S2CID  226940879.
  16. ^ Por Ed Sperling, Semiconductor Engineering. “Why Packaging Matters” (Por qué es importante el empaquetado). 19 de noviembre de 2015. Consultado el 16 de marzo de 2016.
  17. ^ Por Tech Search International y el personal de Chip Scale Review, Chip Scale Review. “Los principales OSAT están posicionados para oportunidades de crecimiento en SiP”. Número de mayo/junio. Consultado el 22 de junio de 2016.
  18. ^ "SiP es el nuevo SoC @ 56thDAC". 21 de febrero de 2024.