stringtranslate.com

Módulo multichip

Un módulo multichip cerámico que contiene cuatro chips de procesador POWER5 (centro) y cuatro chips de caché L3 de 36 MB (periferia)

Un módulo multichip ( MCM ) es genéricamente un conjunto electrónico (como un paquete con una serie de terminales conductores o "pines" ) donde se integran múltiples circuitos integrados (CI o "chips"), matrices semiconductoras y/u otros componentes discretos, generalmente sobre un sustrato unificador, de modo que en uso se puede tratar como si fuera un CI más grande. [1] Otros términos para el empaquetado MCM incluyen "integración heterogénea" o " circuito integrado híbrido ". [2] La ventaja de usar el empaquetado MCM es que permite a un fabricante usar múltiples componentes para modularidad y/o mejorar los rendimientos sobre un enfoque de CI monolítico convencional.

Un módulo multichip con chip invertido ( FCMCM ) es un módulo multichip que utiliza tecnología de chip invertido . Un FCMCM puede tener un chip grande y varios chips más pequeños, todos en el mismo módulo. [3]

Descripción general

Los módulos multichip se presentan en distintas formas, según la complejidad y las filosofías de desarrollo de sus diseñadores. Pueden ir desde el uso de circuitos integrados preempaquetados en una pequeña placa de circuito impreso (PCB) diseñada para imitar el tamaño del paquete de un paquete de chip existente hasta paquetes de chip totalmente personalizados que integran muchas matrices de chip en un sustrato de interconexión de alta densidad (HDI). El sustrato MCM ensamblado final puede realizarse de una de las siguientes maneras:

Los circuitos integrados que componen el paquete MCM pueden ser:

Un intercalador conecta los circuitos integrados. Este suele ser orgánico (una placa de circuito laminada que contiene carbono, por lo tanto, orgánico ) o está hecho de silicio (como en la memoria de alto ancho de banda ). [6] Cada uno tiene ventajas y limitaciones. El uso de intercaladores para conectar varios circuitos integrados en lugar de conectar varios circuitos integrados monolíticos en paquetes separados reduce la potencia necesaria para transmitir señales entre circuitos integrados, aumenta la cantidad de canales de transmisión y reduce los retrasos causados ​​por la resistencia y la capacitancia (retardos RC). [7] Sin embargo, la comunicación entre chiplets consume más energía y tiene una latencia más alta que los componentes dentro de circuitos integrados monolíticos. [8]

Pila de chips MCM

NoC inalámbrico en circuito integrado 3D

Un desarrollo relativamente nuevo en la tecnología MCM es el denominado paquete "chip-stack". [9] Algunos circuitos integrados (CI), en particular las memorias, tienen patillas muy similares o idénticas cuando se utilizan varias veces en los sistemas. Un sustrato cuidadosamente diseñado puede permitir que estas matrices se apilen en una configuración vertical, lo que hace que el tamaño del MCM resultante sea mucho menor (aunque a costa de un chip más grueso o más alto). Dado que el área suele ser más importante en los diseños de electrónica en miniatura, la pila de chips es una opción atractiva en muchas aplicaciones, como los teléfonos móviles y los asistentes digitales personales (PDA). Con el uso de un circuito integrado 3D y un proceso de adelgazamiento, se pueden apilar hasta diez matrices para crear una tarjeta de memoria SD de alta capacidad. [10] Esta técnica también se puede utilizar para la memoria de alto ancho de banda .

La forma posible de aumentar el rendimiento de la transferencia de datos en la pila de chips es utilizar redes inalámbricas en chip (WiNoC). [11]

Ejemplos de paquetes multichip

Módulos multichip 3D

Véase también

Referencias

  1. ^ Tummala, Rao (julio de 2006). «SoC vs. MCM vs. SiP vs. SoP». Tecnología de estado sólido . Archivado desde el original el 20 de octubre de 2013. Consultado el 4 de agosto de 2015 .
  2. ^ Don Scansen, EE Times "Chiplets: una breve historia". Consultado el 26 de abril de 2021.
  3. ^ "IMAPS Advancing Microelectronics 2020 Issue 3 (Advanced SiP)". FlippingBook . Consultado el 5 de diciembre de 2023 .
  4. ^ Samuel K. Moore, IEEE Spectrum "La visión de Intel sobre la revolución de los chiplets" Consultado el 26 de abril de 2021
  5. ^ "Chiplets" de ingeniería semiautomática Recuperado el 26 de abril de 2021
  6. ^ "2.5D - Ingeniería de semiconductores". Semiengineering.com . Consultado el 13 de mayo de 2022 .
  7. ^ "Interpositores".
  8. ^ Dr. Ian Cutress, AnandTech "Intel avanza hacia los chiplets: 'Cliente 2.0' para 7 nm"
  9. ^ Jon Worrel (15 de abril de 2012). "Intel migra a módulos multichip (MCM) de escritorio con Broadwell de 14 nm". Fudzilla .
  10. ^ Richard Chirgwin, The Register. “Los proveedores de memoria se abalanzan sobre el estándar de apilamiento '3D'”. 2 de abril de 2013. 5 de febrero de 2016.
  11. ^ Slyusar VI, Slyusar DV Diseño piramidal de un conjunto de nanoantenas. // VIII Conferencia Internacional sobre Teoría y Técnicas de Antenas (ICATT'11). - Kiev, Ucrania. - Universidad Técnica Nacional de Ucrania “Instituto Politécnico de Kiev”. - 20-23 de septiembre de 2011. - Págs. 140-142. [1]
  12. ^ Ghoshal, U.; Van Duzer, T. (1992). "Circuitos de interconexión MCM de alto rendimiento y fluxoelectrónica". Actas de la Conferencia de módulos multichip del IEEE de 1992 MCMC-92 . págs. 175-178. doi :10.1109/MCMC.1992.201478. ISBN 0-8186-2725-5.S2CID 109329843  .
  13. ^ Burns, MJ; Char, K.; Cole, BF; Ruby, WS; Sachtjen, SA (1993). "Módulo multichip que utiliza interconexiones multicapa YBa2Cu3O7−δ". Applied Physics Letters . 62 (12): 1435–1437. Código Bibliográfico :1993ApPhL..62.1435B. doi :10.1063/1.108652.
  14. ^ Satoru Iwata, Iwata pregunta. “Cambios en la televisión”. Consultado el 4 de agosto de 2015.
  15. ^ Shimpi, Anand Lal. "El QuadCore de VIA: Nano se hace más grande". www.anandtech.com . Consultado el 10 de abril de 2020 .
  16. ^ "MCP (paquete multichip) | Samsung Semiconductor". www.samsung.com .
  17. ^ "MCP basado en NAND | Samsung Memory Link". samsung.com .
  18. ^ "MCP basado en e-MMC | Samsung Memory Link". samsung.com .
  19. ^ Cutress, Ian. "Revisión de los procesadores AMD Ryzen Threadripper 1950X y 1920X: CPU con esteroides". www.anandtech.com . Consultado el 10 de abril de 2020 .
  20. ^ Lilly, Paul (17 de diciembre de 2019). "AMD Ryzen Threadripper 3960X y 3970X se unen a Scalpel para la operación de desbloqueo de Zen 2". HotHardware . Consultado el 10 de abril de 2020 .
  21. ^ Cutress, Ian. "Análisis de la microarquitectura AMD Zen 2: Ryzen 3000 y EPYC Rome". www.anandtech.com . Consultado el 10 de abril de 2020 .

Enlaces externos