En la tecnología de fabricación de electrónica de semiconductores , una puerta autoalineada es un método de fabricación de transistores mediante el cual el electrodo de puerta de un MOSFET (transistor de efecto de campo semiconductor de óxido metálico) se utiliza como máscara para el dopaje de las regiones de fuente y drenaje . Esta técnica garantiza que la compuerta esté alineada de forma natural y precisa con los bordes de la fuente y el drenaje.
El uso de puertas autoalineadas en transistores MOS es una de las innovaciones clave que condujeron al gran aumento de la potencia informática en la década de 1970. Las compuertas autoalineadas todavía se utilizan en la mayoría de los procesos de circuitos integrados modernos .
Los circuitos integrados (CI o "chips") se producen en un proceso de varios pasos que acumula múltiples capas en la superficie de un disco de silicio conocido como " oblea ". Cada capa se modela recubriendo la oblea con fotoprotector y luego exponiéndola a luz ultravioleta que pasa a través de una " máscara " similar a una plantilla. Dependiendo del proceso, el fotorresistente expuesto a la luz se endurece o se ablanda y, en cualquier caso, las partes más blandas se eliminan con el lavado. El resultado es un patrón microscópico en la superficie de la oblea donde una porción de la capa superior queda expuesta mientras el resto está protegido bajo el fotoprotector restante.
Luego, la oblea se expone a una variedad de procesos que agregan o eliminan materiales de las partes de la oblea que no están protegidas por el fotoprotector. En un proceso común, la oblea se calienta a alrededor de 1000 C y luego se expone a un gas que contiene un material dopante (comúnmente boro o fósforo) que cambia las propiedades eléctricas del silicio. Esto permite que el silicio se convierta en un donante de electrones, un receptor de electrones o un casi aislante dependiendo del tipo y/o cantidad del dopante. En un circuito integrado típico, este proceso se utiliza para producir los transistores individuales que constituyen los elementos clave de un circuito integrado.
En el MOSFET , las tres partes de un transistor son la fuente, el drenaje y la compuerta (ver diagrama). El "efecto de campo" en el nombre se refiere a los cambios en la conductividad que ocurren cuando se aplica voltaje a la puerta. El punto clave es que este campo eléctrico puede hacer que la región del "canal" que separa la fuente y el drenaje se vuelva del mismo tipo que la fuente-drenaje, encendiendo así el transistor. Debido a que no fluye corriente desde la puerta al drenaje, la energía de conmutación de un FET es muy pequeña en comparación con los tipos anteriores de transistores de unión bipolar donde la puerta (o base, como se la conocía) estaba en línea con la corriente.
En las primeras metodologías de fabricación de MOSFET, la puerta estaba hecha de aluminio que se funde a 660 C, por lo que tuvo que depositarse como uno de los últimos pasos del proceso después de que se completaron todas las etapas de dopaje a alrededor de 1000 C.
Primero se elige la oblea en su conjunto para que tenga una calidad eléctrica particular, ya sea polarizada positiva o "p", o negativa, "n". En la ilustración, el material base es "p" (llamado canal n o nMOS). Luego se utiliza una máscara para producir áreas donde se colocarán las secciones "n" negativas de los transistores. Luego, la oblea se calienta a alrededor de 1000 C y se expone a un gas dopante que se difunde en la superficie de la oblea para producir las "n" secciones. Luego se coloca una fina capa de material aislante (dióxido de silicio) sobre la oblea. Finalmente, la puerta se modela sobre la capa aislante en una nueva operación fotolitográfica. Para garantizar que la compuerta realmente se superponga a la fuente y al drenaje subyacentes, el material de la compuerta debe ser más ancho que el espacio entre las n secciones, generalmente hasta tres veces. Esto desperdicia espacio y crea capacitancia adicional entre la compuerta y la fuente-drenaje. Esta capacitancia parásita requiere que todo el chip funcione a altos niveles de potencia para garantizar una conmutación limpia, lo cual es ineficiente. Además, la variación en la desalineación de la compuerta con respecto a la fuente-drenaje subyacente significa que existe una alta variabilidad entre chips incluso cuando funcionan correctamente.
La puerta autoalineable se desarrolló en varios pasos hasta su forma actual. La clave del avance fue el descubrimiento de que el polisilicio fuertemente dopado era lo suficientemente conductor como para reemplazar al aluminio. Esto significaba que la capa de puerta se podía crear en cualquier etapa del proceso de fabricación de varios pasos . [1] : p.1 (ver Fig. 1.1)
En el proceso de autoalineación, la capa aislante de la puerta clave se forma cerca del comienzo del proceso. Luego se coloca la puerta y se modela en la parte superior. Luego se dopan los drenajes de la fuente (para el polisilicio, las compuertas se dopan simultáneamente). Por lo tanto, el patrón fuente-drenaje representa sólo los bordes exteriores de la fuente y el drenaje, estando el borde interior de esas secciones enmascarado por la propia compuerta. Como resultado, la fuente y el drenaje se "autoalinean" con la compuerta. Como siempre están perfectamente posicionados, no es necesario hacer la puerta más ancha de lo deseado y la capacitancia parásita se reduce considerablemente. También se reducen el tiempo de alineación y la variabilidad entre chips. [2]
Después de una experimentación temprana con diferentes materiales de compuerta utilizando aluminio , molibdeno y silicio amorfo , la industria de semiconductores adoptó casi universalmente compuertas autoalineadas hechas con silicio policristalino (polisilicio), la llamada tecnología de compuerta de silicio (SGT) o "auto-alineación". tecnología de puerta de silicio alineada", que tenía muchos beneficios adicionales sobre la reducción de capacitancias parásitas. Una característica importante de SGT fue que el transistor estaba completamente enterrado bajo óxido térmico de primera calidad (uno de los mejores aislantes conocidos), lo que permitió crear nuevos tipos de dispositivos, no factibles con tecnología convencional o con puertas autoalineadas hechas con otros materiales. . Particularmente importantes son los dispositivos de carga acoplada (CCD), utilizados para sensores de imagen, y los dispositivos de memoria no volátil que utilizan estructuras flotantes de puertas de silicio. Estos dispositivos ampliaron drásticamente la gama de funciones que se podían lograr con la electrónica de estado sólido.
Se requirieron ciertas innovaciones para fabricar puertas autoalineables: [3]
Antes de estas innovaciones, las puertas autoalineadas se habían demostrado en dispositivos con puertas metálicas , pero su impacto real se produjo en los dispositivos con puertas de silicio.
La tecnología del proceso MOS de puerta de aluminio comenzó con la definición y el dopaje de las regiones de fuente y drenaje de los transistores MOS, seguido de la máscara de puerta que definía la región de óxido fino de los transistores. Con pasos de procesamiento adicionales, se formaría una puerta de aluminio sobre la región de óxido fino, completando la fabricación del dispositivo. Debido a la inevitable desalineación de la máscara de compuerta con respecto a la máscara de fuente y drenaje, era necesario tener un área de superposición bastante grande entre la región de compuerta y las regiones de fuente y drenaje, para asegurar que la región de óxido fino uniera las fuente y drenaje, incluso en el peor de los casos de desalineación. Este requisito dio como resultado capacitancias parásitas de puerta a fuente y de puerta a drenaje que eran grandes y variables de una oblea a otra, dependiendo de la desalineación de la máscara de óxido de la puerta con respecto a la fuente y la máscara de drenaje. El resultado fue una variación indeseable en la velocidad de los circuitos integrados producidos, y una velocidad mucho menor que la teóricamente posible si las capacitancias parásitas pudieran reducirse al mínimo. La capacitancia de superposición con las consecuencias más adversas sobre el rendimiento fue la capacitancia parásita de puerta a drenaje, Cgd, que, mediante el conocido efecto Miller, aumentó la capacitancia de puerta a fuente del transistor mediante Cgd multiplicada por la ganancia de el circuito del que formaba parte ese transistor. El impacto fue una reducción considerable en la velocidad de conmutación de los transistores.
En 1966, Robert W. Bower se dio cuenta de que si se definiera primero el electrodo de compuerta, sería posible no sólo minimizar las capacitancias parásitas entre la compuerta, la fuente y el drenaje, sino que también las haría insensibles a la desalineación. Propuso un método en el que el propio electrodo de puerta de aluminio se utilizaba como máscara para definir las regiones de fuente y drenaje del transistor. Sin embargo, dado que el aluminio no podía soportar la alta temperatura requerida para el dopaje convencional de las uniones de fuente y drenaje, Bower propuso utilizar la implantación de iones, una nueva técnica de dopaje aún en desarrollo en Hughes Aircraft, su empleador, y que aún no está disponible en otros laboratorios. . Si bien la idea de Bower era conceptualmente sólida, en la práctica no funcionó, porque era imposible pasivar adecuadamente los transistores y reparar el daño causado por la radiación a la estructura cristalina de silicio por la implantación de iones, ya que estas dos operaciones habrían requerido temperaturas excesivas. de los que se puede sobrevivir por la puerta de aluminio. Así, su invención proporcionó una prueba de principio, pero nunca se produjo ningún circuito integrado comercial con el método de Bower. Se necesitaba un material de puerta más refractario.
En 1967, John C. Sarace y sus colaboradores de Bell Labs reemplazaron la puerta de aluminio con un electrodo hecho de silicio amorfo evaporado al vacío y lograron construir transistores MOS de puerta autoalineada que funcionaran. Sin embargo, el proceso, tal como se describe, fue sólo una prueba de principio, adecuado sólo para la fabricación de transistores discretos y no para circuitos integrados; y sus investigadores no lo siguieron investigando.
En 1968, la industria MOS utilizaba predominantemente transistores de puerta de aluminio con voltaje de umbral alto (HVT) y deseaba tener un proceso MOS de voltaje de umbral bajo (LVT) para aumentar la velocidad y reducir la disipación de potencia de los circuitos integrados MOS . Los transistores de voltaje de umbral bajo con puerta de aluminio exigían el uso de orientación de silicio [100], lo que sin embargo producía un voltaje de umbral demasiado bajo para los transistores MOS parásitos (los transistores MOS creados cuando el aluminio sobre el óxido de campo unía dos uniones). Para aumentar el voltaje umbral parásito más allá del voltaje de suministro, fue necesario aumentar el nivel de dopaje tipo N en regiones seleccionadas bajo el óxido de campo, y esto se logró inicialmente con el uso de la llamada máscara de tapón de canal, y más tarde con implantación de iones.
El SGT fue la primera tecnología de proceso utilizada para fabricar circuitos integrados MOS comerciales que luego fue ampliamente adoptada por toda la industria en la década de 1960. A finales de 1967, Tom Klein, trabajando en los laboratorios de investigación y desarrollo de semiconductores Fairchild y reportando a Les Vadasz , se dio cuenta de que la diferencia de la función de trabajo entre el silicio fuertemente dopado de tipo P y el silicio de tipo N era 1,1 voltios menor que la diferencia de la función de trabajo entre el aluminio. y el mismo silicio tipo N. Esto significaba que el voltaje umbral de los transistores MOS con puerta de silicio podía ser 1,1 voltios menor que el voltaje umbral de los transistores MOS con puerta de aluminio fabricados con el mismo material de partida. Por lo tanto, se podría usar material de partida con orientación de silicio [111] y lograr simultáneamente un voltaje umbral parásito adecuado y transistores de voltaje umbral bajo sin el uso de una máscara de tapón de canal o la implantación de iones debajo del óxido de campo. Por lo tanto, con la puerta de silicio dopada tipo P sería posible no sólo crear transistores de puerta autoalineados sino también un proceso de voltaje de umbral bajo utilizando la misma orientación de silicio del proceso de voltaje de umbral alto.
En febrero de 1968, Federico Faggin se unió al grupo de Les Vadasz y fue puesto a cargo del desarrollo de una tecnología de proceso MOS de puerta autoalineada y de bajo umbral de voltaje. La primera tarea de Faggin fue desarrollar la solución de grabado de precisión para la puerta de silicio amorfo y luego creó la arquitectura del proceso y los pasos de procesamiento detallados para fabricar circuitos integrados MOS con puerta de silicio . También inventó los "contactos enterrados", un método para hacer contacto directo entre silicio amorfo y uniones de silicio, sin el uso de metal, una técnica que permitía una densidad de circuito mucho mayor, particularmente para circuitos lógicos aleatorios.
Después de validar y caracterizar el proceso utilizando un patrón de prueba que diseñó, Faggin fabricó los primeros transistores de puerta de silicio MOS y estructuras de prueba en funcionamiento en abril de 1968. Luego diseñó el primer circuito integrado que utiliza puerta de silicio, el Fairchild 3708, un analógico de 8 bits. multiplexor con lógica de decodificación, que tenía la misma funcionalidad que el Fairchild 3705, un circuito integrado de producción con puerta metálica que Fairchild Semiconductor tuvo dificultades para fabricar debido a sus especificaciones bastante estrictas.
La disponibilidad del 3708 en julio de 1968 proporcionó también una plataforma para mejorar aún más el proceso durante los meses siguientes, lo que llevó al envío de las primeras muestras del 3708 a los clientes en octubre de 1968 y a ponerlo a disposición comercial del mercado general antes de finales de 1968. Durante el período de julio a octubre de 1968, Faggin añadió dos pasos críticos adicionales al proceso:
Con la puerta de silicio, la confiabilidad a largo plazo de los transistores MOS pronto alcanzó el nivel de los circuitos integrados bipolares, eliminando un obstáculo importante para la adopción amplia de la tecnología MOS.
A finales de 1968, la tecnología de la puerta de silicio había logrado resultados impresionantes. Aunque el 3708 fue diseñado para tener aproximadamente la misma área que el 3705 para facilitar el uso de las mismas herramientas de producción que el 3705, se podría haber hecho considerablemente más pequeño. No obstante, tenía un rendimiento superior en comparación con el 3705: era 5 veces más rápido, tenía aproximadamente 100 veces menos corriente de fuga y la resistencia de los transistores grandes que componen los interruptores analógicos era 3 veces menor. [4] : páginas 6-7
La tecnología de puerta de silicio (SGT) fue adoptada por Intel desde su fundación (julio de 1968) y en unos pocos años se convirtió en la tecnología central para la fabricación de circuitos integrados MOS en todo el mundo, que perdura hasta el día de hoy. Intel también fue la primera empresa en desarrollar memoria no volátil utilizando transistores flotantes de puerta de silicio.
El primer chip de memoria que utilizó la tecnología de puerta de silicio fue el chip Intel 1101 SRAM ( memoria estática de acceso aleatorio ), fabricado en 1968 y demostrado en 1969. [5] El primer microprocesador comercial de un solo chip , el Intel 4004 , fue desarrollado por Faggin usando su tecnología MOS IC de puerta de silicio. Marcian Hoff , Stan Mazor y Masatoshi Shima contribuyeron a la arquitectura. [6]
El diseño de puerta autoalineada fue patentado en 1969 por el equipo de Kerwin, Klein y Sarace. [7] Fue inventado de forma independiente por Robert W. Bower (US 3.472.712, expedida el 14 de octubre de 1969, presentada el 27 de octubre de 1966). Los laboratorios Bell Kerwin et al. La patente no se presentó hasta el 27 de marzo de 1967, varios meses después de que RW Bower y HD Dill publicaran y presentaran la primera publicación de este trabajo en la Reunión Internacional de Dispositivos Electrónicos, Washington, DC en 1966. [8]
En una acción legal que involucra a Bower, el Tribunal de Apelaciones del Tercer Circuito determinó que Kerwin, Klein y Sarace fueron los inventores del transistor de puerta de silicio autoalineado. Sobre esta base, se les concedió la patente básica US 3.475.234. En realidad, el MOSFET de puerta autoalineada fue inventado por Robert W. Bower US 3.472.712, expedida el 14 de octubre de 1969, presentada el 27 de octubre de 1966. La patente 3.475.234 de Bell Labs Kerwin et al no se presentó hasta el 27 de marzo de 1967, varios meses después de la RW. Bower y HD Dill publicaron y presentaron la primera publicación de este trabajo titulado TRANSISTORES DE EFECTO DE CAMPO DE PUERTA AISLADA FABRICADOS USANDO LA PUERTA COMO MÁSCARA DE DRENAJE DE FUENTE en la Reunión Internacional de Dispositivos Electrónicos, Washington, DC, 1966. El trabajo de Bower describió la puerta autoalineada. MOSFET, fabricado con puertas tanto de aluminio como de polisilicio. Utilizó tanto la implantación como la difusión de iones para formar la fuente y el drenaje utilizando el electrodo de puerta como máscara para definir las regiones de fuente y drenaje. El equipo de Bell Labs asistió a esta reunión del IEDM en 1966 y discutieron este trabajo con Bower después de su presentación en 1966. Bower había fabricado por primera vez la puerta autoalineada utilizando aluminio como puerta y, antes de la presentación en 1966, fabricó el dispositivo. utilizando polisilicio como puerta.
La puerta autoalineada normalmente implica la implantación de iones , otra innovación en el proceso de semiconductores de la década de 1960. Las historias de la implantación de iones y las puertas autoalineadas están altamente interrelacionadas, como lo relata RB Fair en una historia detallada. [9]
El primer producto comercial que utilizó tecnología de puerta de silicio autoalineada fue el multiplexor analógico de 8 bits Fairchild 3708, en 1968, diseñado por Federico Faggin , quien fue pionero en varios inventos para convertir las pruebas de concepto antes mencionadas que no funcionaban, en lo que la industria realmente adoptado posteriormente. [10] [11]
La importancia de las puertas autoalineables viene en el proceso utilizado para realizarlas. El proceso de utilizar el óxido de puerta como máscara para la fuente y la difusión de drenaje simplifica el proceso y mejora en gran medida el rendimiento.
Los siguientes son los pasos para crear una puerta autoalineada: [12]
Estos pasos fueron creados por primera vez por Federico Faggin y utilizados en el proceso de tecnología Silicon Gate desarrollado en Fairchild Semiconductor en 1968 para la fabricación del primer circuito integrado comercial que la utilizó, el Fairchild 3708 [13].
{{cite book}}: Mantenimiento CS1: varios nombres: lista de autores ( enlace ){{cite book}}: |journal=ignorado ( ayuda )