proceso de 14 nanómetros

Nodo de tecnología MOSFET

El "proceso de 14 nanómetros" se refiere a un término de marketing para el nodo de tecnología MOSFET que es el sucesor del nodo de "22 nm" (o "20 nm"). Los "14 nm" fueron denominados así por la Hoja de Ruta Tecnológica Internacional para Semiconductores (ITRS). Hasta aproximadamente 2011, se esperaba que el nodo que seguía a "22 nm" fuera de "16 nm". Todos los nodos de "14 nm" utilizan tecnología FinFET (transistor de efecto de campo de aletas), un tipo de tecnología MOSFET de puertas múltiples que es una evolución no plana de la tecnología CMOS de silicio plano .       

Al menos desde 1997, los "nodos de proceso" se denominan únicamente por razones comerciales y no tienen ninguna relación con las dimensiones del circuito integrado; ^[1] ni la longitud de la puerta, ni el paso del metal ni el paso de la puerta en un dispositivo de "14 nm" son catorce nanómetros. ^{[2] [3] [4]} Por ejemplo, los procesos de "10 nm" de TSMC y Samsung se encuentran en algún lugar entre los procesos de "14 nm" y "10 nm" de Intel en densidad de transistores , y los procesos de " 7 nm " de GlobalFoundries son dimensionalmente similares a El proceso de "10 nm" de Intel. ^[5]

Samsung Electronics grabó un chip de "14 nm" en 2014, antes de fabricar chips flash NAND de "clase de 10 nm" en 2013. ^{[ dudoso ] [ se necesita aclaración ]} El mismo año, SK Hynix comenzó la producción en masa de "16  nm" Flash NAND y TSMC comenzaron  la producción de FinFET de "16 nm". Al año siguiente, Intel comenzó a enviar  dispositivos a escala de "14 nm" a los consumidores. ^{[ necesita actualización ]}

Historia

Fondo

Las resoluciones de un dispositivo de "14 nm" son difíciles de lograr en una resistencia polimérica , incluso con litografía por haz de electrones . Además, los efectos químicos de la radiación ionizante también limitan la resolución confiable a aproximadamente 30 nm , lo que también se puede lograr utilizando la litografía de inmersión más moderna . Se requieren materiales de máscara dura y patrones múltiples .

Una limitación más significativa proviene del daño por plasma a materiales de baja k . La extensión del daño suele tener un espesor de 20 nm, ^[6] pero también puede llegar hasta unos 100 nm. ^[7] Se espera que la sensibilidad al daño empeore a medida que los materiales de bajo k se vuelven más porosos. A modo de comparación, el radio atómico de un silicio sin restricciones es de 0,11 nm. Por lo tanto, alrededor de 90 átomos de Si abarcarían la longitud del canal, lo que provocaría una fuga sustancial .

Tela Innovations y Sequoia Design Systems desarrollaron una metodología que permitía la doble exposición para el nodo "16 nm"/"14 nm" alrededor de 2010. ^[8] Samsung y Synopsys también habían comenzado, en ese momento, a implementar patrones dobles en "22 nm" y Flujos de diseño de "16 nm". ^[9] Mentor Graphics informó haber grabado chips de prueba de "16 nm" en 2010. ^{[10] [ necesita actualización ]} El 17 de enero de 2011, IBM anunció que se estaban asociando con ARM para desarrollar tecnología de procesamiento de chips de "14 nm". ^{[11] [ necesita actualización ]}

El 18 de febrero de 2011, Intel anunció que construiría una nueva planta de fabricación de semiconductores por valor de 5 mil millones de dólares en Arizona , diseñada para fabricar chips utilizando procesos de fabricación de "14 nm" y obleas de 300 mm de última generación . ^{[12] [13]} La nueva planta de fabricación se llamaría Fab 42 y la construcción debía comenzar a mediados de 2011. Intel anunció la nueva instalación como "la instalación de fabricación de alto volumen más avanzada del mundo". y dijo que entraría en funcionamiento en 2013. Desde entonces, Intel decidió posponer la apertura de esta instalación y en su lugar actualizar sus instalaciones existentes para admitir chips de 14 nm. ^{[14] [ necesita actualización ]} El 17 de mayo de 2011, Intel anunció una hoja de ruta para 2014 que incluía transistores de "14 nm" para sus líneas de productos Xeon , Core y Atom . ^{[15] [ necesita actualización ]}

Demostraciones de tecnología

A finales de la década de 1990, el equipo japonés de Hisamoto del Laboratorio Central de Investigación de Hitachi comenzó a colaborar con un equipo internacional de investigadores para seguir desarrollando la tecnología FinFET, incluido Chenming Hu de TSMC y varios investigadores de UC Berkeley . En 1998, el equipo fabricó con éxito dispositivos con un proceso de hasta 17 nm. Posteriormente desarrollaron un proceso FinFET de 15 nm en 2001. ^[16] En 2002, un equipo internacional de investigadores de la Universidad de California en Berkeley, entre ellos Shbly Ahmed (bangladesí), Scott Bell, Cyrus Tabery (iraní), Jeffrey Bokor , David Kyser, Chenming Hu ( Taiwan Semiconductor Manufacturing Company ) y Tsu-Jae King Liu , demostraron dispositivos FinFET con una longitud de puerta de hasta 10 nm . ^{[16] [17]}  

En 2005, Toshiba demostró un proceso FinFET de 15 nm, con una longitud de puerta de 15 nm y un ancho de aleta de 10 nm , utilizando un proceso de espaciador de pared lateral. ^[18] Anteriormente se había sugerido en 2003 que para el nodo de 16 nm, un transistor lógico tendría una longitud de puerta de aproximadamente 5 nm. ^{[19] [ necesita actualización ]} En diciembre de 2007, Toshiba demostró un prototipo de unidad de memoria que utilizaba líneas finas de 15 nanómetros. ^[20]

En diciembre de 2009, los Laboratorios Nacionales de Nano Dispositivos, propiedad del gobierno taiwanés, produjeron un chip SRAM de "16 nm" . ^{[21] [ necesita actualización ]}

En septiembre de 2011, Hynix anunció el desarrollo de células NAND de "15 nm". ^{[22] [ necesita actualización ]}

En diciembre de 2012, Samsung Electronics lanzó un chip de "14 nm". ^{[23] [ necesita actualización ]}

En septiembre de 2013, Intel demostró una computadora portátil Ultrabook que usaba una CPU Broadwell de "14 nm" , y el director ejecutivo de Intel, Brian Krzanich, dijo: "[La CPU] se enviará a finales de este año". ^[24] Sin embargo, en febrero de 2014, el envío se había retrasado aún más hasta el cuarto trimestre de 2014. ^{[25] [ necesita actualización ]}

En agosto de 2014, Intel anunció detalles de la microarquitectura de "14 nm" para sus próximos procesadores Core M , el primer producto fabricado con el proceso de fabricación de "14 nm" de Intel. Los primeros sistemas basados ​​en el procesador Core M estarían disponibles en el cuarto trimestre de 2014, según el comunicado de prensa. "La tecnología de 14 nanómetros de Intel utiliza transistores de triple puerta de segunda generación para ofrecer rendimiento, potencia, densidad y costo por transistor líderes en la industria", dijo Mark Bohr, miembro senior de Intel, Grupo de Tecnología y Fabricación, y director de Arquitectura e Integración de Procesos. ^{[26] [ necesita actualización ]}

En 2018, Intel anunció una escasez de capacidad fabulosa de "14 nm". ^{[27] [ necesita actualización ]}

Dispositivos de envío

En 2013, SK Hynix comenzó la producción en masa de flash NAND  de "16 nm" , ^[28] TSMC comenzó la producción de FinFET de "16 nm" , ^[29] y Samsung comenzó la producción de flash NAND de " clase de 10 nm ". ^[30]   

El 5 de septiembre de 2014, Intel lanzó los primeros tres procesadores basados ​​en Broadwell que pertenecían a la familia Core M de bajo TDP : Core M-5Y10, Core M-5Y10a y Core M-5Y70. ^{[31] [ necesita actualización ]}

En febrero de 2015, Samsung anunció que sus teléfonos inteligentes emblemáticos, el Galaxy S6 y S6 Edge , contarían con sistemas Exynos en chip (SoC) de "14 nm". ^{[32] [ necesita actualización ]}

El 9 de marzo de 2015, Apple Inc. lanzó la MacBook y la MacBook Pro de "principios de 2015" , que utilizaban procesadores Intel de "14 nm". Cabe destacar el i7-5557U, que tiene Intel Iris Graphics 6100 y dos núcleos funcionando a 3,1 GHz, utilizando sólo 28 vatios. ^{[33] [34] [ necesita actualización ]}

El 25 de septiembre de 2015, Apple Inc. lanzó el iPhone 6S y 6S Plus , que anteriormente estaban equipados con chips A9 "de escritorio" ^[35] fabricados en "14 nm" por Samsung y en "16 nm" por TSMC. (Empresa de fabricación de semiconductores de Taiwán). ^{[ necesita actualización ]}

En mayo de 2016, Nvidia lanzó sus GPU de la serie GeForce 10 basadas en la arquitectura Pascal , que incorpora la tecnología FinFET de "16 nm" de TSMC y la tecnología FinFET de "14 nm" de Samsung. ^{[36] [37] [ necesita actualización ]}

En junio de 2016, AMD lanzó sus GPU Radeon RX 400 basadas en la arquitectura Polaris , que incorporaba la tecnología FinFET "14 nm" de Samsung. En ese momento, la tecnología había sido licenciada a GlobalFoundries para doble abastecimiento. ^{[38] [ necesita actualización ]}

El 2 de agosto de 2016, Microsoft lanzó la Xbox One S , que utilizaba "16 nm" de TSMC. ^{[ necesita actualización ]}

El 2 de marzo de 2017, AMD lanzó sus CPU Ryzen basadas en la arquitectura Zen , incorporando tecnología FinFET de "14 nm" de Samsung, que anteriormente había tenido licencia para que GlobalFoundries la construyera. ^{[39] [ necesita actualización ]}

El procesador NEC SX-Aurora TSUBASA , presentado en octubre de 2017, ^[40] utilizó un  proceso FinFET de "16 nm" de TSMC y fue diseñado para su uso con supercomputadoras NEC SX . ^{[41] [ necesita actualización ]}

El 22 de julio de 2018, GlobalFoundries anunció su proceso Leading-Performance (12LP) de "12 nm", basado en un proceso 14LP con licencia de Samsung. ^{[42] [ necesita actualización ]}

En septiembre de 2018, Nvidia lanzó GPU basadas en su Turing (microarquitectura) , que se fabricaron con el proceso de "12 nm" de TSMC y tenían una densidad de transistores de 24,67 millones de transistores por milímetro cuadrado. ^{[43] [ necesita actualización ]}

Nodos de proceso de 14 nm

1. Segunda fuente de GlobalFoundries .
2. Basado en el proceso de 14 nm de Samsung  .
3. Intel usa esta fórmula: ^[51] # ${\displaystyle {\rm {0.6\times {\frac {NAND2\ Tr\ Count}{NAND2\ Cell\ Area}}+0.4\times {\frac {Scan\ Flip\ Flop\ Tr\ Count}{Scan\ Flip\ Flop\ Cell\ Area}}=}}}$ ${\displaystyle {\rm {Transistors/mm^{2}}}}$

Los números más bajos son mejores, excepto en el caso de la densidad del transistor, en cuyo caso ocurre lo contrario. ^[54] El paso de la compuerta del transistor también se conoce como CPP (polipaso con contacto) y el paso de interconexión también se conoce como MMP (paso metálico mínimo). ^{[55] [56] [57] [58] [59]}

^[60]

Referencias

1. "No más nanómetros - EEJournal". 23 de julio de 2020.
2. Shukla, Priyank. "Una breve historia de la evolución de los nodos de proceso". design-reuse.com . Consultado el 9 de julio de 2019 .
3. Hruska, Joel. "14 nm, 7 nm, 5 nm: ¿Qué tan bajo puede llegar el CMOS? Depende si le preguntas a los ingenieros o a los economistas ..." ExtremeTech .
4. "Exclusivo: ¿Intel realmente está empezando a perder su liderazgo en procesos? El lanzamiento del nodo de 7 nm está previsto para 2022". wccftech.com . 10 de septiembre de 2016.
5. "Vida a 10 nm. (¿O son 7 nm?) Y 3 nm: vistas sobre plataformas de silicio avanzadas". eejournal.com . 12 de marzo de 2018.
6. Ricardo, O.; et al. (2007). "Daño en las paredes laterales en material de baja k a base de sílice inducido por diferentes procesos de plasma de patrones estudiados mediante TEM de escaneo analítico y filtrado de energía". Ingeniería Microelectrónica . 84 (3): 517–523. doi :10.1016/j.mee.2006.10.058.
7. Bruto, T.; et al. (2008). "Detección de grabado a nanoescala y daños por cenizas en metilsilsesquioxano nanoporoso mediante microscopía de fuerza electrostática". Ingeniería Microelectrónica . 85 (2): 401–407. doi :10.1016/j.mee.2007.07.014.
8. Axelrad, V.; et al. (2010). Rieger, Michael L; Thiele, Joerg (eds.). "16 nm con litografía de inmersión de 193 nm y doble exposición". Proc. ESPÍA . Diseño para la fabricabilidad a través de la integración del proceso de diseño IV. 7641 : 764109. Código bibliográfico : 2010SPIE.7641E..09A. doi : 10.1117/12.846677. S2CID  56158128.
9. No, Sra.; et al. (2010). Dusa, Mircea V; Conley, Will (eds.). "Implementación y validación de patrones dobles en flujos de patrones y diseño de productos de 22 nm a 16 nm". Proc. ESPÍA . Microlitografía óptica XXIII. 7640 : 76400S. Código Bib : 2010SPIE.7640E..0SN. doi : 10.1117/12.848194. S2CID  120545900.
10. "Mentor mueve herramientas hacia los 16 nanómetros". EETimes. 23 de agosto de 2010.
11. "IBM y ARM colaborarán en tecnología de semiconductores avanzada para electrónica móvil". Comunicado de prensa de IBM . 17 de enero de 2011.
12. "Intel construirá fabulosos chips de 14 nm". EE veces. Archivado desde el original el 2 de febrero de 2013 . Consultado el 22 de febrero de 2011 .
13. Actualización: Intel construirá fabulosos chips de 14 nm
14. "Intel deja de lado la fábrica de chips de vanguardia de Arizona". Reuters . 14 de enero de 2014.
15. "Implementación y validación de patrones dobles en flujos de patrones y diseño de productos de 22 nm a 16 nm". AnandTech . 17 de mayo de 2011.
16. Tsu-Jae King, Liu (11 de junio de 2012). "FinFET: Historia, fundamentos y futuro". Universidad de California, Berkeley . Simposio sobre Curso Corto de Tecnología VLSI . Consultado el 9 de julio de 2019 .
17. Ahmed, tímidamente; Bell, Scott; Tabery, Ciro; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Rey Tsu-Jae; Yu, Bin; Chang, Leland (diciembre de 2002). "Escalado FinFET a una longitud de puerta de 10 nm" (PDF) . Digerir. Encuentro Internacional de Dispositivos Electrónicos . págs. 251-254. doi :10.1109/IEDM.2002.1175825. ISBN 0-7803-7462-2. S2CID  7106946. Archivado desde el original (PDF) el 27 de mayo de 2020 . Consultado el 10 de diciembre de 2019 .
18. Kaneko, A; Yagashita, A; Yahashi, K; Kubota, T; et al. (2005). "Proceso de transferencia de paredes laterales y tecnología selectiva de formación de espaciadores de paredes laterales de compuerta para FinFET de menos de 15 nm con extensión elevada de fuente/drenaje". Reunión Internacional de Dispositivos Electrónicos IEEE (IEDM 2005) . págs. 844–847. doi :10.1109/IEDM.2005.1609488.
19. "Los científicos de Intel encuentran un muro para la ley de Moore". ZDNet. 1 de diciembre de 2003.
20. "Memoria de 15 nanómetros probada". El Indagador . Archivado desde el original el 13 de diciembre de 2007.{{cite web}}: Mantenimiento CS1: URL no apta ( enlace )
21. "SRAM de 16 nm producida - Taiwan Today". taiwantoday.tw. Archivado desde el original el 20 de marzo de 2016 . Consultado el 16 de diciembre de 2009 .
22. Hübler, Arved; et al. (2011). "Células fotovoltaicas de papel impreso". Materiales Energéticos Avanzados . 1 (6): 1018-1022. Código Bib : 2011AdEnM...1.1018H. doi :10.1002/aenm.201100394. S2CID  98247321.
23. "Samsung revela su primer chip de prueba FinFET de 14 nm". Engadget. 21 de diciembre de 2012.
24. "Intel revela una PC de 14 nm y declara que la Ley de Moore está 'viva y coleando'". El registro. 10 de septiembre de 2013.
25. "Intel pospone la disponibilidad de Broadwell hasta el 4T14". Digitimes.com. 12 de Febrero de 2014 . Consultado el 13 de febrero de 2014 .
26. "Intel revela detalles técnicos de la microarquitectura más reciente y del proceso de fabricación de 14 nanómetros". Intel. 11 de agosto de 2014.
27. "Intel enfrenta una escasez de 14 nm a medida que aumentan los precios de las CPU - ExtremeTech". www.extremetech.com .
28. "Historia: década de 2010". SK Hynix . Archivado desde el original el 17 de mayo de 2021 . Consultado el 8 de julio de 2019 .
29. "Tecnología de 16/12 nm". TSMC . Consultado el 30 de junio de 2019 .
30. "Samsung produce en masa flash MLC NAND de 3 bits y 128 Gb". Hardware de Tom . 11 de abril de 2013. Archivado desde el original el 21 de junio de 2019 . Consultado el 21 de junio de 2019 .
31. Shvets, Anthony (7 de septiembre de 2014). "Intel lanza los primeros procesadores Broadwell". Mundo de la CPU . Consultado el 18 de marzo de 2015 .
32. "Samsung anuncia la producción en masa del primer procesador de aplicaciones móviles FinFET de 14 nm de la industria". noticias.samsung.com .
33. "Apple MacBook Pro" Core i7 "3.1 13" Especificaciones de principios de 2015". EveryMac.com . 2015. Consultado el 18 de marzo de 2015 .
34. "Especificaciones de Intel Core i7-5557U". Mundo de la CPU . 2015 . Consultado el 18 de marzo de 2015 .
35. Vincent, James (9 de septiembre de 2015). "Los nuevos procesadores A9 y A9X de Apple prometen un 'rendimiento de clase de escritorio'". El borde . Consultado el 27 de agosto de 2017 .
36. "Las conversaciones sobre una asociación de fundición entre NVIDIA y Samsung (14 nm) no tuvieron éxito y el fabricante de GPU decidió volver al proceso de 16 nm de TSMC" . Consultado el 25 de agosto de 2015 .
37. "Samsung reducirá ópticamente NVIDIA" Pascal "a 14 nm" . Consultado el 13 de agosto de 2016 .
38. Smith, Ryan (28 de julio de 2016). "AMD anuncia las especificaciones RX 470 y RX 460; envío a principios de agosto". Anandtech . Consultado el 29 de julio de 2016 .
39. "GlobalFoundries anuncia la validación de 14 nm con silicio AMD Zen". Tecnología extrema .
40. "NEC lanza una nueva línea de productos HPC de alta gama, SX-Aurora TSUBASA". CNE . Consultado el 21 de marzo de 2018 .
41. Cutress, Ian (21 de agosto de 2018). "Hot Chips 2018: Blog en vivo del procesador vectorial NEC". AnandTech . Consultado el 15 de julio de 2019 .
42. Schor, David (22 de julio de 2018). "VLSI 2018: GlobalFoundries 12 nm de rendimiento líder, 12LP". Fusible WikiChip . Consultado el 31 de mayo de 2019 .
43. "NVIDIA GeForce RTX 30 Series y GPU Ampere con más detalle: especificaciones de GPU GA102/GA104 y rendimiento y características de RTX 3090, RTX 3080, RTX 3070 revelados". 4 de septiembre de 2020.
44. "Tecnología de 16/12 nm". TSMC . Consultado el 12 de noviembre de 2022 .
45. "PB14LPP-1.0" (PDF) . Fundiciones globales . Archivado desde el original (PDF) el 5 de septiembre de 2017 . Consultado el 28 de noviembre de 2022 .
46. "PB12LP-1.1" (PDF) . Fundiciones globales . Archivado desde el original (PDF) el 27 de diciembre de 2018 . Consultado el 28 de noviembre de 2022 .
47. Schor, David (22 de julio de 2018). "VLSI 2018: GlobalFoundries 12 nm de rendimiento líder, 12LP". Fusible WikiChip .
48. Schor, David (16 de abril de 2019). "TSMC anuncia el proceso de 6 nanómetros". Fusible WikiChip . Consultado el 31 de mayo de 2019 .
49. "7 nm frente a 10 nm frente a 14 nm: proceso de fabricación - Tech Centurion". 26 de noviembre de 2019.
50. "Intel ahora incluye 100 millones de transistores en cada milímetro cuadrado". IEEE Spectrum: noticias sobre tecnología, ingeniería y ciencia . 30 de marzo de 2017 . Consultado el 14 de noviembre de 2018 .
51. Bohr, Mark (28 de marzo de 2017). "Aclaremos el lío de nombres de nodos". Sala de prensa de Intel . Consultado el 6 de diciembre de 2018 .
52. "Revisión profunda de Cannon Lake de 10 nm y Core i3-8121U de Intel".
53. "SMIC-14nm". SIMC .
54. "Se espera que la nanotecnología haga que los transistores sean aún más pequeños y, en consecuencia, los chips sean más potentes". Enciclopedia Británica . 22 de diciembre de 2017 . Consultado el 7 de marzo de 2018 .
55. "Tecnología de proceso Intel de 14 nm" (PDF) .
56. "Transistores FinFET LPE de 14 nm de Samsung". Electrónica EETimes . 20 de enero de 2016 . Consultado el 17 de febrero de 2017 .
57. "Proceso de litografía de 14 nm - WikiChip". es.wikichip.org . Consultado el 17 de febrero de 2017 .
58. "Proceso de litografía de 16 nm - WikiChip". es.wikichip.org . Consultado el 17 de febrero de 2017 .
59. "Informe ejecutivo de la edición 2015 de la hoja de ruta tecnológica internacional para semiconductores 2.0" (PDF) . Archivado desde el original (PDF) el 2 de octubre de 2016 . Consultado el 6 de abril de 2017 .
60. Shilov, Antón. "SMIC comienza la producción en volumen de chips FinFET de 14 nm: la primera línea FinFET de China". AnandTech . Archivado desde el original el 15 de noviembre de 2019 . Consultado el 16 de noviembre de 2019 .