El puerto de gráficos acelerados ( AGP ) es un estándar de tarjeta de expansión paralela , diseñado para conectar una tarjeta de video a un sistema informático para ayudar en la aceleración de gráficos por computadora en 3D . Fue diseñado originalmente como sucesor de las conexiones tipo PCI para tarjetas de video. Desde 2004, AGP se fue eliminando progresivamente en favor de PCI Express (PCIe), que es serie , en lugar de paralelo; A mediados de 2008, las tarjetas PCI Express dominaban el mercado y sólo unos pocos modelos AGP estaban disponibles, [1] y los fabricantes de GPU y los socios de placas complementarias finalmente abandonaron el soporte para la interfaz en favor de PCI Express.
AGP es un superconjunto del estándar PCI, diseñado para superar las limitaciones de PCI al cumplir con los requisitos de las tarjetas gráficas de alto rendimiento de la época.
La principal ventaja de AGP es que no comparte el bus PCI , lo que proporciona una ruta dedicada punto a punto entre las ranuras de expansión y el chipset de la placa base. La conexión directa también permite velocidades de reloj más altas.
El segundo cambio importante es el uso de transacciones divididas , en las que las fases de dirección y datos están separadas. La tarjeta puede enviar muchas fases de direcciones, de modo que el host pueda procesarlas en orden, evitando grandes retrasos causados por el bus inactivo durante las operaciones de lectura.
En tercer lugar, se simplifica el protocolo de enlace del bus PCI. A diferencia de las transacciones del bus PCI, cuya longitud se negocia ciclo por ciclo utilizando las señales FRAME# y STOP#, las transferencias AGP siempre tienen una longitud múltiplo de 8 bytes, y la longitud total se incluye en la solicitud. Además, en lugar de utilizar las señales IRDY# y TRDY# para cada palabra, los datos se transfieren en bloques de 4 ciclos de reloj (32 palabras a una velocidad AGP 8×) y sólo se permiten pausas entre bloques.
Finalmente, AGP permite (obligatorio solo en AGP 3.0) direccionamiento de banda lateral , lo que significa que los buses de dirección y datos están separados, por lo que la fase de dirección no utiliza las líneas principales de dirección/datos (AD). Esto se hace agregando un bus adicional de "Dirección de banda lateral" de 8 bits , sobre el cual el controlador de gráficos puede emitir nuevas solicitudes AGP mientras otros datos AGP fluyen a través de las 32 líneas principales de dirección/datos (AD). Esto da como resultado un rendimiento general mejorado de los datos AGP.
Esta gran mejora en el rendimiento de lectura de memoria hace que sea práctico para una tarjeta AGP leer texturas directamente desde la RAM del sistema, mientras que una tarjeta gráfica PCI debe copiarlas desde la RAM del sistema a la memoria de video de la tarjeta . La memoria del sistema está disponible mediante la tabla de reasignación de direcciones de gráficos (GART), que distribuye la memoria principal según sea necesario para el almacenamiento de texturas. [2] La cantidad máxima de memoria del sistema disponible para AGP se define como apertura AGP .
La ranura AGP apareció por primera vez en placas de sistema compatibles con x86 basadas en procesadores Intel P5 Pentium Socket 7 y Slot 1 P6 Pentium II . Intel introdujo el soporte AGP con el chipset i 440LX Slot 1 el 26 de agosto de 1997, y siguió una avalancha de productos de los principales proveedores de placas base. [3]
Los primeros conjuntos de chips Socket 7 compatibles con AGP fueron el VIA Apollo VP3 , SiS 5591/5592 y ALI Aladdin V. Intel nunca lanzó un conjunto de chips Socket 7 equipado con AGP. FIC demostró la primera placa del sistema Socket 7 AGP en noviembre de 1997 como la FIC PA-2012 basada en el chipset VIA Apollo VP3, seguida muy rápidamente por la EPoX P55-VP3 también basada en el chipset VIA VP3, que fue la primera en comercializarse. [4]
Los primeros conjuntos de chips de video con soporte AGP incluían Rendition Vérité V2200, 3dfx Voodoo Banshee , Nvidia RIVA 128 , 3Dlabs PERMEDIA 2, Intel i740 , ATI Rage series , Matrox Millennium II y S3 ViRGE GX/2 . Algunas de las primeras placas AGP utilizaban procesadores gráficos basados en PCI y simplemente se conectaban a AGP. Esto dio como resultado que las tarjetas se beneficiaran poco del nuevo bus, siendo la única mejora utilizada el reloj del bus de 66 MHz, con el consiguiente ancho de banda duplicado sobre PCI y exclusividad del bus. El i740 de Intel fue diseñado explícitamente para explotar el nuevo conjunto de funciones AGP; de hecho, fue diseñado para texturizar solo desde la memoria AGP, lo que dificulta la implementación de las versiones PCI de la placa (la RAM de la placa local tenía que emular la memoria AGP).
Microsoft introdujo por primera vez la compatibilidad con AGP en Windows 95 OEM Service Release 2 (OSR2 versión 1111 o 950B) a través del parche USB SUPPLEMENT to OSR2 . [5] Después de aplicar el parche, el sistema Windows 95 pasó a ser Windows 95 versión 4.00.950 B. El primer sistema operativo basado en Windows NT que recibió soporte AGP fue Windows NT 4.0 con Service Pack 3, introducido en 1997. El soporte de Linux para transferencias rápidas de datos mejoradas con AGP se agregó por primera vez en 1999 con la implementación del módulo del kernel AGPgart.
Con la creciente adopción de PCIe, los fabricantes de tarjetas gráficas continuaron produciendo tarjetas AGP a medida que el estándar se volvía obsoleto. A medida que las GPU comenzaron a diseñarse para conectarse a PCIe, se requirió un chip puente PCIe a AGP adicional para crear una tarjeta gráfica compatible con AGP. La inclusión de un puente y la necesidad de un diseño de tarjeta AGP independiente generaron costos de placa adicionales.
La GeForce 6600 y la ATI Radeon X800 XL, lanzadas entre 2004 y 2005, fueron las primeras tarjetas puente. [6] [7] En 2009, las tarjetas AGP de Nvidia tenían un techo de la serie GeForce 7 . En 2011, las tarjetas AGP compatibles con DirectX 10 de proveedores AMD (Club 3D, HIS, Sapphire, Jaton, Visiontek, Diamond, etc.) incluían Radeon HD 2400, 3450, 3650 , 3850, 4350, 4650 y 4670 . La serie HD 5000 AGP mencionada en el software AMD Catalyst nunca estuvo disponible. Hubo muchos problemas con los controladores de revisión AGP AMD Catalyst 11.2 - 11.6 en Windows 7 con las tarjetas de video AGP de la serie HD 4000; [8] se recomienda el uso de controladores de revisión AGP 10.12 o 11.1 [ ¿quién? ] solución alterna. Varios de los proveedores enumerados anteriormente ofrecen versiones anteriores de los controladores AGP.
En 2010, ningún conjunto de chips de placa base nuevo admitía AGP y pocas placas base nuevas tenían ranuras AGP; sin embargo, algunas continuaron produciéndose con conjuntos de chips más antiguos compatibles con AGP.
En 2016, Windows 10 versión 1607 dejó de admitir AGP. [9] [ ¿ fuente poco confiable? ] En 2020 se consideró una posible eliminación futura de la compatibilidad con AGP de los controladores del kernel de Linux de código abierto. [10] [ necesita actualización ]
Intel lanzó la "especificación AGP 1.0" en 1997. [11] Especificaba señales de 3,3 V y velocidades de 1× y 2×. [3] La especificación 2.0 documentó señalización de 1,5 V, que podría usarse a velocidades 1×, 2× y 4× adicionales [12] [13] y 3.0 agregó señalización de 0,8 V, que podría operarse a velocidades 4× y 8× . [14] (Las velocidades 1× y 2× son físicamente posibles, pero no se especificaron).
Las versiones disponibles se enumeran en la tabla adyacente.
Microsoft solo menciona públicamente la versión 3.5 de AGP en Universal Accelerated Graphics Port (UAGP) , que especifica soportes obligatorios de registros adicionales una vez marcados como opcionales en AGP 3.0. Los registros actualizados incluyen PCISTS, CAPPTR, NCAPID, AGPSTAT, AGPCMD, NISTAT, NICMD. Los nuevos registros requeridos incluyen APBASELO, APBASEHI, AGPCTRL, APSIZE, NEPG, GARTLO, GARTHI.
Existen varias interfaces físicas (conectores); consulte la sección Compatibilidad.
Una extensión oficial para tarjetas que requerían más energía eléctrica, con una ranura más larga con pines adicionales para ese fin. Las tarjetas AGP Pro eran generalmente tarjetas de estación de trabajo utilizadas para acelerar aplicaciones profesionales de diseño asistido por computadora empleadas en los campos de la arquitectura, el mecanizado, la ingeniería, las simulaciones y campos similares. [15]
Alguna vez se propuso un canal de 64 bits como estándar opcional para AGP 3.0 en documentos borrador, [16] pero se eliminó en la versión final del estándar.
El estándar permite transferencias de 64 bits para lecturas, escrituras y escrituras rápidas AGP8×; Transferencia de 32 bits para operaciones PCI.
Los fabricantes han producido varias variaciones no estándar de la interfaz AGP.
Las tarjetas AGP son compatibles con versiones anteriores y posteriores dentro de ciertos límites. Las tarjetas con llave de sólo 1,5 V no caben en ranuras de 3,3 V y viceversa, aunque existen tarjetas "universales" que caben en cualquier tipo de ranura. También hay ranuras "universales" sin clave que aceptarán cualquier tipo de tarjeta. Cuando se conecta una tarjeta AGP Universal a una ranura AGP Universal, solo se utiliza la porción de 1,5 V de la tarjeta. Algunas tarjetas, como la serie GeForce 6 de Nvidia (excepto la 6200) o la serie Radeon X800 de ATI , sólo tienen claves para 1,5 V para evitar que se instalen en placas base más antiguas sin soporte de 1,5 V. Algunas de las últimas tarjetas modernas con soporte de 3,3 V fueron:
Las tarjetas AGP Pro no encajarán en las ranuras estándar, pero las tarjetas AGP estándar funcionarán en una ranura Pro. Las placas base equipadas con una ranura Universal AGP Pro aceptarán una tarjeta de 1,5 V o 3,3 V en la configuración AGP Pro o AGP estándar, una tarjeta Universal AGP o una tarjeta Universal AGP Pro.
Algunas tarjetas tienen muescas dobles incorrectamente y algunas placas base tienen ranuras completamente abiertas de manera incorrecta, lo que permite conectar una tarjeta en una ranura que no admite el voltaje de señalización correcto, lo que puede dañar la tarjeta o la placa base. Algunas tarjetas antiguas de 3,3 V diseñadas incorrectamente tienen la clave de 1,5 V.
Hay algunos sistemas propietarios incompatibles con el AGP estándar; por ejemplo, las computadoras Apple Power Macintosh con Apple Display Connector (ADC) tienen un conector adicional que suministra energía a la pantalla adjunta. Es posible que algunas tarjetas diseñadas para funcionar con una arquitectura de CPU específica (por ejemplo, PC, Apple) no funcionen con otras debido a problemas de firmware .
Mark Allen de Playtools.com hizo los siguientes comentarios sobre la compatibilidad práctica de AGP para AGP 3.0 y AGP 2.0: [20]
... nadie fabrica tarjetas AGP 3.0 y nadie fabrica placas base AGP 3.0. Al menos no hay ningún fabricante que pueda encontrar. Cada tarjeta de video que pude encontrar y que decía ser una tarjeta AGP 3.0 era en realidad una tarjeta universal AGP 3.0 de 1.5V. Y cada placa base que decía ser una placa base AGP 3.0 resultó ser una placa base universal AGP 3.0 de 1,5 V. Tiene sentido, si lo piensas bien, porque si alguien realmente enviara un producto orientado al consumidor que solo admitiera 0,8 voltios, terminaría con muchos clientes confundidos y una pesadilla de soporte. En el mercado de consumo, habría que estar loco para enviar un producto de sólo 0,8 voltios.
La energía real suministrada por una ranura AGP depende de la tarjeta utilizada. La corriente máxima extraída de los distintos carriles se indica en las especificaciones de las distintas versiones. Por ejemplo, si se extrae la corriente máxima de todos los suministros y todos los voltajes están en sus límites superiores especificados, [14] : 95 una ranura AGP 3.0 puede suministrar hasta 48,25 vatios ; Esta cifra se puede usar para especificar una fuente de alimentación de manera conservadora, pero en la práctica es poco probable que una tarjeta consuma más de 40 W de la ranura, y muchas usan menos. AGP Pro proporciona potencia adicional de hasta 110 W. Muchas tarjetas AGP tenían conectores de alimentación adicionales para suministrarles más energía de la que podía proporcionar la ranura.
Un bus AGP es un superconjunto de un bus PCI convencional de 66 MHz y, inmediatamente después del reinicio, sigue el mismo protocolo. La tarjeta debe actuar como destino PCI y, opcionalmente, puede actuar como maestra PCI. (AGP 2.0 agregó una extensión de "escritura rápida" que permite que las escrituras PCI desde la placa base a la tarjeta transfieran datos a mayor velocidad).
Una vez que la tarjeta se inicializa mediante transacciones PCI, se permiten transacciones AGP. Para estos, la tarjeta es siempre la maestra AGP y la placa base es siempre el destino AGP. La tarjeta pone en cola múltiples solicitudes que corresponden a la fase de dirección PCI y la placa base programa las fases de datos correspondientes más adelante. Una parte importante de la inicialización es indicarle a la tarjeta el número máximo de solicitudes AGP pendientes que pueden estar en cola en un momento dado.
Las solicitudes AGP son similares a las solicitudes de lectura y escritura de memoria PCI, pero utilizan una codificación diferente en las líneas de comando C/BE[3:0] y siempre están alineadas en 8 bytes ; su dirección inicial y su longitud son siempre múltiplos de 8 bytes (64 bits). En cambio, los tres bits de orden inferior de la dirección se utilizan para comunicar la longitud de la solicitud.
Siempre que se afirma la señal PCI GNT#, otorgando el bus a la tarjeta, tres bits de estado adicionales ST[2:0] indican el tipo de transferencia que se realizará a continuación. Si los bits son 0xx, se transferirán los datos de una transacción AGP previamente en cola; si los tres bits son 111, la tarjeta puede iniciar una transacción PCI o (si no se utiliza el direccionamiento de banda lateral) poner en cola una solicitud dentro de banda usando PIPE#.
Al igual que PCI, cada transacción AGP comienza con una fase de dirección, comunicando una dirección y un código de comando de 4 bits. Sin embargo, los comandos posibles son diferentes de PCI:
AGP 3.0 eliminó las solicitudes de alta prioridad y los comandos de lectura larga, ya que se usaban poco. También exigió el direccionamiento de banda lateral, eliminando así el ciclo de dirección dual, dejando solo cuatro tipos de solicitudes: lectura de baja prioridad (0000), escritura de baja prioridad (0100), descarga (1010) y valla (1100).
Para poner en cola una solicitud dentro de banda, la tarjeta debe solicitar el bus utilizando la señal PCI REQ# estándar y recibir GNT# más el estado del bus ST[2:0] igual a 111. Luego, en lugar de afirmar FRAME# para comenzar una transacción PCI, la tarjeta afirma la señal PIPE# mientras ejecuta el comando AGP, la dirección y la longitud en C/BE[3:0], AD[31:3] y AD[ 2:0] líneas, respectivamente. (Si la dirección es de 64 bits, se utiliza un ciclo de dirección dual similar a PCI). Por cada ciclo en el que se afirma PIPE#, la tarjeta envía otra solicitud sin esperar el reconocimiento de la placa base, hasta la profundidad de cola máxima configurada. El último ciclo se marca con la anulación de REQ#, y PIPE# se anula en el siguiente ciclo de inactividad.
Si se admite y configura el direccionamiento de banda lateral, no se utiliza la señal PIPE#. (Y la señal se reutiliza para otro propósito en el protocolo AGP 3.0, que requiere direccionamiento de banda lateral). En cambio, las solicitudes se dividen en partes de 16 bits que se envían como dos bytes a través del bus SBA. No es necesario que la tarjeta solicite permiso a la placa base; Se puede enviar una nueva solicitud en cualquier momento siempre que la cantidad de solicitudes pendientes esté dentro de la profundidad máxima de cola configurada. Los valores posibles son:
0aaa aaaa aaaa alll10cc ccra aaaa aaaa110r aaaa aaaa aaaa1110 aaaa aaaa aaaa1111 0xxx, 1111 10xx,1111 110x1111 11101111 1111Los bytes de dirección de banda lateral se envían a la misma velocidad que las transferencias de datos, hasta 8 veces el reloj del bus básico de 66 MHz. El direccionamiento de banda lateral tiene la ventaja de que elimina en gran medida la necesidad de ciclos de respuesta en el bus AD entre transferencias, en el caso habitual en el que las operaciones de lectura superan en gran medida a las escrituras.
Al afirmar GNT#, la placa base puede indicar a través de los bits ST que a continuación se realizará una fase de datos para una solicitud en cola. Hay cuatro colas: dos prioridades (baja y alta) para cada una de las lecturas y escrituras, y cada una se procesa en orden. Obviamente, la placa base intentará completar primero las solicitudes de alta prioridad, pero no hay límite en la cantidad de respuestas de baja prioridad que pueden entregarse mientras se procesa la solicitud de alta prioridad.
Para cada ciclo en el que se afirma el GNT# y los bits de estado tienen el valor 00p, se programa la devolución de una respuesta de lectura de la prioridad indicada. En la siguiente oportunidad disponible (normalmente el siguiente ciclo de reloj), la placa base afirmará TRDY# (objetivo listo) y comenzará a transferir la respuesta a la solicitud más antigua en la cola de lectura indicada. (Otras señales de bus PCI como FRAME#, DEVSEL# e IRDY# permanecen desactivadas). Se transfieren hasta cuatro ciclos de reloj de datos (16 bytes en AGP 1× o 128 bytes en AGP 8×) sin esperar el reconocimiento de la tarjeta . Si la respuesta es más larga que eso, tanto la tarjeta como la placa base deben indicar su capacidad para continuar en el tercer ciclo afirmando IRDY# (iniciador listo) y TRDY#, respectivamente. Si alguno de los dos no lo hace, se insertarán estados de espera hasta dos ciclos después de que ambos lo hagan. (El valor de IRDY# y TRDY# en otros momentos es irrelevante y normalmente no se afirman).
Las líneas de habilitación de bytes C/BE# pueden ignorarse durante las respuestas de lectura, pero la placa base las mantiene afirmadas (todos los bytes válidos).
La tarjeta también puede afirmar la señal RBF# (búfer de lectura lleno) para indicar que temporalmente no puede recibir más respuestas de lectura de baja prioridad. La placa base se abstendrá de programar más respuestas de lectura de baja prioridad. La tarjeta aún debe poder recibir el final de la respuesta actual y el primer bloque de cuatro ciclos de la siguiente si está programado, además de cualquier respuesta de alta prioridad que haya solicitado.
Para cada ciclo en el que se afirma GNT# y los bits de estado tienen el valor 01p, se programa el envío de datos de escritura a través del bus. En la siguiente oportunidad disponible (normalmente el siguiente ciclo de reloj), la tarjeta afirmará IRDY# (iniciador listo) y comenzará a transferir la porción de datos de la solicitud más antigua en la cola de escritura indicada. Si los datos duran más de cuatro ciclos de reloj, la placa base indicará su capacidad para continuar afirmando TRDY# en el tercer ciclo. A diferencia de las lecturas, no existe ninguna disposición para que la tarjeta retrase la escritura; si no tenía los datos listos para enviar, no debería haber puesto en cola la solicitud.
Las líneas C/BE# se utilizan con datos de escritura y la tarjeta puede utilizarlas para seleccionar qué bytes deben escribirse en la memoria.
El multiplicador en AGP 2×, 4× y 8× indica el número de transferencias de datos a través del bus durante cada ciclo de reloj de 66 MHz. Dichas transferencias utilizan sincronización de fuente con una señal "estroboscópica" (AD_STB[0], AD_STB[1] y SB_STB) generada por la fuente de datos. AGP 4× añade señales estroboscópicas complementarias.
Debido a que las transacciones AGP pueden ser tan cortas como dos transferencias, a velocidades AGP 4× y 8× es posible que una solicitud se complete en medio de un ciclo de reloj. En tal caso, el ciclo se completa con transferencias de datos ficticias (con las líneas de habilitación del byte C/BE# mantenidas desactivadas).
El conector AGP contiene casi todas las señales PCI, además de varias adiciones. El conector tiene 66 contactos en cada lado, aunque se eliminan 4 por cada muesca de codificación. El pin 1 es el más cercano al soporte de E/S, y los lados B y A están como en la tabla, mirando hacia el conector de la placa base.
Los contactos están espaciados a intervalos de 1 mm, sin embargo, están dispuestos en dos filas verticales escalonadas de modo que haya un espacio de 2 mm entre los pines de cada fila. Los contactos del lado A con números impares y los contactos del lado B con números pares se encuentran en la fila inferior (de 1,0 a 3,5 mm desde el borde de la tarjeta). Los demás se encuentran en la fila superior (de 3,7 a 6,0 mm desde el borde de la tarjeta).
Las señales PCI omitidas son:
Las señales agregadas son:
