La aceleración de hardware es el uso de hardware de computadora diseñado para realizar funciones específicas de manera más eficiente en comparación con el software que se ejecuta en una unidad central de procesamiento (CPU) de propósito general . Cualquier transformación de datos que pueda calcularse en software que se ejecuta en una CPU genérica también puede calcularse en hardware personalizado o en una combinación de ambos.
Para realizar tareas informáticas de manera más eficiente, generalmente se puede invertir tiempo y dinero en mejorar el software, mejorar el hardware o ambos. Existen varios enfoques con ventajas y desventajas en términos de menor latencia , mayor rendimiento y menor consumo de energía . Las ventajas típicas de centrarse en el software pueden incluir una mayor versatilidad, un desarrollo más rápido , menores costos de ingeniería no recurrentes , mayor portabilidad y facilidad para actualizar funciones o corregir errores , a costa de los gastos generales para calcular las operaciones generales. Las ventajas de centrarse en el hardware pueden incluir aceleración , menor consumo de energía , [1] menor latencia, mayor paralelismo [2] y ancho de banda , y mejor utilización del área y los componentes funcionales disponibles en un circuito integrado ; a costa de una menor capacidad para actualizar los diseños una vez grabados en silicio y mayores costos de verificación funcional , tiempos de comercialización y necesidad de más piezas. En la jerarquía de los sistemas informáticos digitales, que van desde procesadores de uso general hasta hardware totalmente personalizado , existe un equilibrio entre flexibilidad y eficiencia, y la eficiencia aumenta en órdenes de magnitud cuando una aplicación determinada se implementa en un nivel más alto de esa jerarquía. [3] Esta jerarquía incluye procesadores de propósito general como CPU, [4] procesadores más especializados, como sombreadores programables en una GPU , [5] funciones fijas implementadas en matrices de puertas programables en campo (FPGA), [6] y procesadores fijos. -función implementada en circuitos integrados de aplicaciones específicas (ASIC). [7]
La aceleración por hardware es ventajosa para el rendimiento y práctica cuando las funciones están fijas, por lo que las actualizaciones no son tan necesarias como en las soluciones de software. Con la llegada de dispositivos lógicos reprogramables como los FPGA, la restricción de la aceleración de hardware a algoritmos completamente fijos se ha aliviado desde 2010, lo que permite aplicar la aceleración de hardware a dominios problemáticos que requieren modificación de los algoritmos y del flujo de control de procesamiento . [8] [9] Sin embargo, la desventaja es que en muchos proyectos de código abierto, se requieren bibliotecas propietarias que no todos los proveedores están dispuestos a distribuir o exponer, lo que dificulta la integración en dichos proyectos.
Los circuitos integrados están diseñados para manejar diversas operaciones en señales tanto analógicas como digitales. En informática, las señales digitales son las más comunes y normalmente se representan como números binarios. El hardware y el software de la computadora utilizan esta representación binaria para realizar cálculos. Esto se hace procesando funciones booleanas en la entrada binaria y luego generando los resultados para su almacenamiento o procesamiento posterior en otros dispositivos.
Debido a que todas las máquinas de Turing pueden ejecutar cualquier función computable , siempre es posible diseñar hardware personalizado que realice la misma función que un software determinado. Por el contrario, el software siempre se puede utilizar para emular la función de una determinada pieza de hardware. El hardware personalizado puede ofrecer un mayor rendimiento por vatio para las mismas funciones que se pueden especificar en el software. Los lenguajes de descripción de hardware (HDL), como Verilog y VHDL, pueden modelar la misma semántica que el software y sintetizar el diseño en una lista de redes que puede programarse en una FPGA o componerse en las puertas lógicas de un ASIC.
La gran mayoría de la informática basada en software se produce en máquinas que implementan la arquitectura von Neumann , conocidas colectivamente como computadoras con programas almacenados . Los programas informáticos se almacenan como datos y los procesadores los ejecutan . Dichos procesadores deben buscar y decodificar instrucciones, así como cargar operandos de datos de la memoria (como parte del ciclo de instrucciones ) para ejecutar las instrucciones que constituyen el programa de software. Depender de una caché común para el código y los datos conduce al "cuello de botella de von Neumann", una limitación fundamental en el rendimiento del software en los procesadores que implementan la arquitectura von Neumann. Incluso en la arquitectura Harvard modificada , donde las instrucciones y los datos tienen cachés separados en la jerarquía de la memoria , existe una sobrecarga para decodificar códigos de operación de instrucciones y multiplexar unidades de ejecución disponibles en un microprocesador o microcontrolador , lo que lleva a una baja utilización del circuito. Los procesadores modernos que proporcionan subprocesos múltiples simultáneos aprovechan la subutilización de las unidades funcionales de procesador disponibles y el paralelismo a nivel de instrucción entre diferentes subprocesos de hardware.
Las unidades de ejecución de hardware en general no dependen de las arquitecturas de von Neumann o Harvard modificadas y no necesitan realizar los pasos de búsqueda y decodificación de instrucciones de un ciclo de instrucciones e incurrir en la sobrecarga de esas etapas. Si se especifican los cálculos necesarios en un diseño de hardware de nivel de transferencia de registros (RTL), los costos de tiempo y área de circuito en los que se incurriría mediante las etapas de búsqueda de instrucciones y decodificación se pueden recuperar y destinar a otros usos.
Esta recuperación ahorra tiempo, energía y área de circuito en el cálculo. Los recursos recuperados se pueden utilizar para aumentar la computación paralela, otras funciones, comunicación o memoria, así como para aumentar las capacidades de entrada/salida . Esto tiene el costo de la utilidad de uso general.
Una mayor personalización RTL de los diseños de hardware permite que las arquitecturas emergentes, como la informática en memoria , las arquitecturas activadas por transporte (TTA) y las redes en chip (NoC), se beneficien aún más de una mayor localidad de los datos en el contexto de ejecución, reduciendo así la latencia informática y de comunicación entre módulos y unidades funcionales.
El hardware personalizado tiene una capacidad de procesamiento en paralelo limitada únicamente por el área y los bloques lógicos disponibles en el circuito integrado . [10] Por lo tanto, el hardware es mucho más libre para ofrecer paralelismo masivo que el software en procesadores de propósito general, lo que ofrece la posibilidad de implementar el modelo de máquina paralela de acceso aleatorio (PRAM).
Es común construir unidades de procesamiento multinúcleo y muchos núcleos a partir de esquemas de núcleo IP de microprocesador en un solo FPGA o ASIC. [11] [12] [13] [14] [15] De manera similar, las unidades funcionales especializadas se pueden componer en paralelo como en el procesamiento de señales digitales sin estar integradas en un núcleo IP de procesador . Por lo tanto, la aceleración de hardware se emplea a menudo para tareas fijas y repetitivas que implican poca ramificación condicional , especialmente en grandes cantidades de datos. Así es como se implementa la línea CUDA de GPU de Nvidia .
A medida que ha aumentado la movilidad de los dispositivos, se han desarrollado nuevas métricas que miden el rendimiento relativo de protocolos de aceleración específicos, considerando características como las dimensiones físicas del hardware, el consumo de energía y el rendimiento de las operaciones. Estos se pueden resumir en tres categorías: eficiencia de tareas, eficiencia de implementación y flexibilidad. Las métricas apropiadas consideran el área del hardware junto con el rendimiento de las operaciones correspondientes y la energía consumida. [dieciséis]
Ejemplos de aceleración de hardware incluyen la funcionalidad de aceleración bit blit en unidades de procesamiento de gráficos (GPU), el uso de memristores para acelerar redes neuronales y la aceleración de hardware de expresión regular para el control de spam en la industria de servidores , destinado a evitar ataques de denegación de servicio de expresión regular (ReDoS). [17] El hardware que realiza la aceleración puede ser parte de una CPU de uso general o una unidad separada llamada acelerador de hardware, aunque generalmente se los conoce con un término más específico, como acelerador 3D o acelerador criptográfico .
Tradicionalmente, los procesadores eran secuenciales (las instrucciones se ejecutan una por una) y estaban diseñados para ejecutar algoritmos de propósito general controlados por la búsqueda de instrucciones (por ejemplo, mover resultados temporales hacia y desde un archivo de registro ). Los aceleradores de hardware mejoran la ejecución de un algoritmo específico al permitir una mayor concurrencia , tener rutas de datos específicas para sus variables temporales y reducir la sobrecarga del control de instrucciones en el ciclo de búsqueda, decodificación y ejecución.
Los procesadores modernos son multinúcleo y a menudo cuentan con unidades paralelas de "instrucción única; datos múltiples" ( SIMD ). Aun así, la aceleración por hardware sigue generando beneficios. La aceleración de hardware es adecuada para cualquier algoritmo de cálculo intensivo que se ejecuta con frecuencia en una tarea o programa. Dependiendo de la granularidad, la aceleración del hardware puede variar desde una pequeña unidad funcional hasta un bloque funcional grande (como la estimación de movimiento en MPEG-2 ).
La simulación de hardware en FPGA aumentó el rendimiento del filtro digital.
Medios relacionados con la aceleración de hardware en Wikimedia Commons