El POWER5 es un microprocesador desarrollado y fabricado por IBM . Es una versión mejorada del POWER4 . Las principales mejoras son la compatibilidad con subprocesos múltiples simultáneos (SMT) y un controlador de memoria integrado . El POWER5 es un microprocesador de doble núcleo , en el que cada núcleo admite un subproceso físico y dos subprocesos lógicos, para un total de dos subprocesos físicos y cuatro subprocesos lógicos.
Los detalles técnicos del microprocesador se presentaron por primera vez en la conferencia Hot Chips de 2003. Se dio una descripción más completa en el Microprocessor Forum 2003 el 14 de octubre de 2003. El POWER5 no se vendió abiertamente y fue utilizado exclusivamente por IBM y sus socios. Los sistemas que utilizan el microprocesador se introdujeron en 2004. El POWER5 compitió en el mercado de servidores empresariales de alta gama, principalmente contra el Intel Itanium 2 y, en menor medida, el Sun Microsystems UltraSPARC IV y el Fujitsu SPARC64 V. Fue reemplazado en 2005 por una iteración mejorada, el POWER5+.
POWER5 es un desarrollo posterior de POWER4 . La adición de subprocesos múltiples bidireccionales requirió la duplicación de la pila de retorno, el contador de programa , el búfer de instrucciones, la unidad de finalización de grupo y la cola de almacenamiento para que cada subproceso pueda tener los suyos propios. La mayoría de los recursos, como los archivos de registro y las unidades de ejecución, se comparten, aunque cada subproceso ve su propio conjunto de registros. POWER5 implementa subprocesos múltiples simultáneos (SMT), donde dos subprocesos se ejecutan simultáneamente. POWER5 puede deshabilitar SMT para optimizar la carga de trabajo actual.
Como muchos recursos, como los archivos de registro, son compartidos por dos subprocesos, en muchos casos se aumenta su capacidad para compensar la pérdida de rendimiento. El número de registros de números enteros y de coma flotante se aumenta a 120 cada uno, de 80 registros de números enteros y 72 de coma flotante en el POWER4. La cola de emisión de coma flotante también aumenta su capacidad a 24 entradas de 20. La capacidad de la caché unificada L2 se aumentó a 1,875 MB y la asociatividad de conjuntos a 10 vías. La caché L3 unificada se incorporó en el paquete en lugar de ubicarse externamente en chips separados. Su capacidad se aumentó a 36 MB. Al igual que en el POWER4, la caché es compartida por los dos núcleos. Se accede a la caché a través de dos buses unidireccionales de 128 bits que funcionan a la mitad de la frecuencia del núcleo.
El controlador de memoria integrado admite hasta 64 GB de memoria DDR y DDR2 . Utiliza buses seriales de alta frecuencia para comunicarse con búferes externos que interconectan los módulos de memoria dual en línea (DIMM) con el microprocesador.
El POWER5 contiene 276 millones de transistores y tiene un área de 389 mm2 . IBM lo fabrica con un proceso de silicio sobre aislante (SOI) de 0,13 μm de semiconductor complementario de óxido metálico (CMOS) con ocho capas de interconexión de cobre . El chip POWER5 está empaquetado en un módulo de doble chip (DCM) o en un módulo multichip (MCM). El DCM contiene un chip POWER5 y su chip de caché L3 asociado. El MCM contiene cuatro chips POWER5 y cuatro chips de caché L3, uno para cada chip POWER5, y mide 95 mm por 95 mm. [1] [2]
Se pueden acoplar varios procesadores POWER5 en sistemas de alta gama para que actúen como un único procesador vectorial mediante una tecnología denominada ViVA (Virtual Vector Architecture).
El POWER5+ es una versión mejorada del POWER5 presentado el 4 de octubre de 2005. Las mejoras iniciales consistieron en un menor consumo de energía, debido al nuevo proceso con el que se fabricó. El chip POWER5+ utiliza un proceso de fabricación de 90 nm. Esto dio como resultado una reducción del tamaño del chip de 389 mm2 a 243 mm2 .
La frecuencia de reloj no se incrementó en el lanzamiento y se mantuvo entre 1,5 y 1,9 GHz. El 14 de febrero de 2006, nuevas versiones aumentaron la frecuencia de reloj a 2,2 GHz y luego a 2,3 GHz el 25 de julio de 2006.
El POWER5+ se empaquetaba en los mismos paquetes que los microprocesadores POWER5 anteriores, pero también estaba disponible en un módulo de cuatro chips (QCM) que contenía dos chips POWER5+ y dos chips de caché L3, uno para cada chip POWER5+. Estos chips QCM funcionaban a una frecuencia de reloj de entre 1,5 y 1,8 GHz.
IBM utiliza los microprocesadores DCM y MCM POWER5 en sus familias de servidores System p y System i , en su servidor de almacenamiento DS8000 y como microprocesadores integrados en sus impresoras de gama alta Infoprint. IBM utiliza microprocesadores DCM POWER5 en su estación de trabajo de gama alta IntelliStation POWER 285. Otros usuarios externos de microprocesadores POWER5 son Groupe Bull , en sus servidores Escala, e Hitachi, en sus ordenadores SR11000 con hasta 128 microprocesadores POWER5+, que tienen varias instalaciones incluidas en la lista TOP500 de superordenadores de 2007. IBM utiliza el POWER5+ QCM en sus servidores System p5 510Q, 520Q, 550Q y 560Q. [3]