El POWER6 es un microprocesador desarrollado por IBM que implementó la versión 2.05 de Power ISA . Cuando se puso a disposición de los sistemas en 2007, sucedió al POWER5+ como el microprocesador Power insignia de IBM. Se afirma que forma parte del proyecto eCLipz, cuyo objetivo es hacer converger el hardware de servidores de IBM cuando sea posible (de ahí el nombre "ipz" en el acrónimo: iSeries , pSeries y zSeries ). [1]
POWER6 fue descrito en la Conferencia Internacional de Circuitos de Estado Sólido (ISSCC) en febrero de 2006, y se añadieron detalles adicionales en el Foro de Microprocesadores en octubre de 2006 [2] y en la siguiente ISSCC en febrero de 2007. Se anunció formalmente el 21 de mayo de 2007. [3] Se lanzó el 8 de junio de 2007 a velocidades de 3,5, 4,2 y 4,7 GHz, [4] pero la empresa ha señalado que los prototipos han alcanzado los 6 GHz. [5] POWER6 llegó al primer silicio a mediados de 2005, [6] y se elevó a 5,0 GHz en mayo de 2008 con la introducción del P595. [7]
El POWER6 es un procesador de doble núcleo . Cada núcleo es capaz de realizar subprocesos múltiples simultáneos (SMT) en dos direcciones . El POWER6 tiene aproximadamente 790 millones de transistores y tiene un tamaño de 341 mm2 fabricado en un proceso de 65 nm . Una diferencia notable con respecto al POWER5 es que el POWER6 ejecuta las instrucciones en orden en lugar de desordenadas . Este cambio a menudo requiere que se vuelva a compilar el software para obtener un rendimiento óptimo, pero el POWER6 aún logra mejoras significativas en el rendimiento con respecto al POWER5+ incluso con software sin modificar, según el ingeniero principal del proyecto POWER6. [4]
POWER6 también aprovecha ViVA-2 , Virtual Vector Architecture , que permite la combinación de varios nodos POWER6 para actuar como un único procesador vectorial . [8]
Cada núcleo tiene dos unidades de números enteros , dos unidades de coma flotante binarias , una unidad AltiVec y una novedosa unidad de coma flotante decimal . La unidad de coma flotante binaria incorpora "muchas microarquitecturas, lógica, circuitos, técnicas de cierre e integración para lograr [una] tubería de 6 ciclos y 13 FO4 ", según un documento de la empresa. [9] A diferencia de los servidores de los competidores de IBM, el POWER6 tiene soporte de hardware para la aritmética decimal IEEE 754 e incluye la primera unidad de coma flotante decimal integrada en silicio. Más de 50 nuevas instrucciones de coma flotante manejan la matemática decimal y las conversiones entre binario y decimal . [10] Esta característica también se agregó al microprocesador z10 incluido en el System z10 . [8]
Cada núcleo tiene una caché de instrucciones asociativa de cuatro vías de 64 KB y una caché de datos de 64 KB con un diseño asociativo de ocho vías con una secuencia de dos etapas que admite dos lecturas independientes de 32 bits o una escritura de 64 bits por ciclo. [9] Cada núcleo tiene una caché L2 unificada semiprivada de 4 MiB , donde la caché se asigna a un núcleo específico, pero el otro tiene un acceso rápido a ella. Los dos núcleos comparten una caché L3 de 32 MiB que está fuera de la matriz, utilizando un bus de 80 GB/s. [10]
POWER6 puede conectarse a hasta 31 procesadores más mediante dos enlaces entre nodos (50 GB/s) y admite hasta 10 particiones lógicas por núcleo (hasta un límite de 254 por sistema). Hay una interfaz con un procesador de servicio que supervisa y ajusta el rendimiento y el consumo de energía según los parámetros establecidos. [11]
IBM también utiliza una red de distribución de reloj de corrección de ciclo de trabajo de 5 GHz para el procesador. En la red, la empresa implementa un cable de distribución de cobre de 3 μm de ancho y 1,2 μm de espesor. El diseño POWER6 utiliza fuentes de alimentación duales, una fuente lógica en el rango de 0,8 a 1,2 voltios y una fuente de alimentación SRAM a unos 150 mV más. [9]
Las características térmicas del POWER6 son similares a las del POWER5 . El Dr. Frank Soltis , científico jefe de IBM, dijo que IBM había resuelto los problemas de fuga de energía asociados con la alta frecuencia utilizando una combinación de piezas de 90 nm y 65 nm en el diseño del POWER6. [12]
El POWER6+ ligeramente mejorado se introdujo en abril de 2009, pero se había incluido en los sistemas Power 560 y 570 desde octubre de 2008. Añadió más claves de memoria para la partición de memoria segura, una característica tomada de los procesadores mainframe de IBM . [13]
A partir de 2008 [actualizar], la gama de sistemas POWER6 incluye modelos "Express" (520, 550 y 560) y modelos Enterprise (570 y 595). [14] Los diversos modelos de sistemas están diseñados para servir a empresas de cualquier tamaño. Por ejemplo, el 520 Express se comercializa para pequeñas empresas, mientras que el Power 595 se comercializa para centros de datos grandes y multientorno. La principal diferencia entre los modelos Express y Enterprise es que estos últimos incluyen capacidades de actualización de capacidad bajo demanda (CUoD) y "libros" de procesador y memoria conectables en caliente.
IBM también ofrece cuatro servidores blade basados en POWER6 . [15] Las especificaciones se muestran en la siguiente tabla.
Todos los blades son compatibles con AIX , IBM i y Linux . Los chasis BladeCenter S y H son compatibles con blades que ejecutan AIX, i y Linux. Los chasis BladeCenter E, HT y T son compatibles con blades que ejecutan AIX y Linux, pero no i.
En la conferencia SuperComputing 2007 (SC07) en Reno se presentó un nuevo Power 575 refrigerado por agua. El 575 está compuesto por "nodos" de 2U, cada uno con 32 núcleos POWER6 a 4,7 GHz con hasta 256 GB de RAM. Se pueden instalar hasta 448 núcleos en un solo chasis.