El POWER5 es un microprocesador desarrollado y fabricado por IBM . Es una versión mejorada del POWER4 . Las principales mejoras son la compatibilidad con subprocesos múltiples simultáneos (SMT) y un controlador de memoria integrado . El POWER5 es un microprocesador de doble núcleo , cada núcleo admite un subproceso físico y dos subprocesos lógicos, para un total de dos subprocesos físicos y cuatro subprocesos lógicos.
Los detalles técnicos del microprocesador se presentaron por primera vez en la conferencia Hot Chips de 2003 . Se proporcionó una descripción más completa en el Microprocessor Forum 2003 el 14 de octubre de 2003. El POWER5 no se vendió abiertamente y fue utilizado exclusivamente por IBM y sus socios. Los sistemas que utilizan el microprocesador se introdujeron en 2004. El POWER5 compitió en el mercado de servidores empresariales de alta gama, principalmente contra el Intel Itanium 2 y, en menor medida, contra el Sun Microsystems UltraSPARC IV y el Fujitsu SPARC64 V. Fue reemplazado en 2005 por una versión mejorada, el POWER5+.
El POWER5 es una evolución del POWER4 . La adición de subprocesos múltiples bidireccionales requirió la duplicación de la pila de retorno, el contador de programas , el búfer de instrucciones, la unidad de finalización de grupos y la cola de almacenamiento para que cada subproceso pueda tener el suyo propio. La mayoría de los recursos, como los archivos de registro y las unidades de ejecución, se comparten, aunque cada subproceso ve su propio conjunto de registros. El POWER5 implementa subprocesos múltiples simultáneos (SMT), donde se ejecutan dos subprocesos simultáneamente. El POWER5 puede desactivar SMT para optimizar la carga de trabajo actual.
Como muchos recursos, como los archivos de registro, son compartidos por dos subprocesos, en muchos casos se aumenta su capacidad para compensar la pérdida de rendimiento. El número de registros enteros y de punto flotante aumenta a 120 cada uno, desde 80 registros enteros y 72 de punto flotante en el POWER4. La cola de problemas de punto flotante también aumentó su capacidad de 20 a 24 entradas. La capacidad de la caché unificada L2 aumentó a 1,875 MB y la asociatividad del conjunto a 10 vías. El caché L3 unificado se incluyó en el paquete en lugar de ubicarse externamente en chips separados. Su capacidad se incrementó a 36 MB. Al igual que el POWER4, el caché lo comparten los dos núcleos. Se accede al caché a través de dos buses unidireccionales de 128 bits que operan a la mitad de la frecuencia central.
El controlador de memoria integrado admite hasta 64 GB de memoria DDR y DDR2 . Utiliza buses serie de alta frecuencia para comunicarse con búferes externos que conectan los módulos de memoria dual en línea (DIMM) con el microprocesador.
El POWER5 contiene 276 millones de transistores y tiene una superficie de 389 mm 2 . IBM lo fabrica en un proceso de semiconductor de óxido de metal complementario (CMOS ) de silicio sobre aislante (SOI) de 0,13 μm con ocho capas de interconexión de cobre . El troquel POWER5 está empaquetado en un módulo de chip dual (DCM) o en un módulo de chip múltiple (MCM). El DCM contiene un chip POWER5 y su chip de caché L3 asociado. El MCM contiene cuatro matrices POWER5 y cuatro matrices de caché L3, una para cada matriz POWER5, y mide 95 mm por 95 mm. [1] [2]
Se pueden acoplar varios procesadores POWER5 en sistemas de alta gama para que actúen como un único procesador vectorial mediante una tecnología llamada ViVA (Virtual Vector Architecture).
El POWER5+ es una versión mejorada del POWER5 presentada el 4 de octubre de 2005. Las mejoras inicialmente fueron un menor consumo de energía, debido al proceso más nuevo en el que se fabricó. El chip POWER5+ utiliza un proceso de fabricación de 90 nm. Esto dio como resultado una disminución del tamaño de la matriz de 389 mm 2 a 243 mm 2 .
La frecuencia del reloj no aumentó en el lanzamiento y se mantuvo entre 1,5 y 1,9 GHz. El 14 de febrero de 2006, nuevas versiones elevaron la frecuencia del reloj a 2,2 GHz y luego a 2,3 GHz el 25 de julio de 2006.
El POWER5+ estaba empaquetado en los mismos paquetes que los microprocesadores POWER5 anteriores, pero también estaba disponible en un módulo de cuatro chips (QCM) que contenía dos matrices POWER5+ y dos matrices de caché L3, una para cada matriz POWER5+. Estos chips QCM funcionaban a una frecuencia de reloj de entre 1,5 y 1,8 GHz.
IBM utiliza los microprocesadores DCM y MCM POWER5 en sus familias de servidores System p y System i , en su servidor de almacenamiento DS8000 y como microprocesadores integrados en sus impresoras Infoprint de alta gama. IBM utiliza los microprocesadores DCM POWER5 en su estación de trabajo IntelliStation POWER 285 de alta gama . Los terceros usuarios de microprocesadores POWER5 son Groupe Bull , en sus servidores Escala, y Hitachi, en sus ordenadores SR11000 con hasta 128 microprocesadores POWER5+, que cuentan con varias instalaciones incluidas en la lista de superordenadores TOP500 de 2007. IBM utiliza POWER5+ QCM en sus servidores System p5 510Q, 520Q, 550Q y 560Q. [3]