PCI-X , abreviatura de Peripheral Component Interconnect eXtended , es un estándar de bus de computadora y tarjeta de expansión que mejora el bus local PCI de 32 bits para un mayor ancho de banda demandado principalmente por servidores y estaciones de trabajo . Utiliza un protocolo modificado para admitir velocidades de reloj más altas (hasta 133 MHz), pero por lo demás es similar en la implementación eléctrica. PCI-X 2.0 agregó velocidades de hasta 533 MHz, [2] : 23 con una reducción en los niveles de señal eléctrica.
Físicamente, la ranura es una ranura PCI de 3,3 V, con el mismo tamaño, ubicación y asignación de pines. Las especificaciones eléctricas son compatibles, pero más estrictas. Sin embargo, mientras que la mayoría de las ranuras PCI convencionales son la versión de 32 bits de 85 mm de largo, la mayoría de los dispositivos PCI-X utilizan la ranura de 64 bits de 130 mm de largo, hasta el punto de que los conectores PCI de 64 bits y la compatibilidad con PCI-X se consideran sinónimos.
PCI-X se especifica para conectores PCI de 32 y 64 bits , [3] : 14 y PCI-X 2.0 agregó una variante de 16 bits para aplicaciones integradas. [2] : 22
PCI-X ha sido reemplazado en los diseños modernos por el PCI Express (PCIe), de nombre similar, [4] con un conector físico diferente y un diseño eléctrico diferente, que tiene uno o más carriles seriales en lugar de una serie de conexiones paralelas más lentas .
_front.jpg/1280px-HP_VISUALIZE_fx10_Pro_(A1299-6503)_front.jpg)
En PCI, una transacción que no se puede completar inmediatamente se pospone ya sea por el destino o el iniciador que emite ciclos de reintento, durante los cuales ningún otro agente puede utilizar el bus PCI. Dado que PCI carece de un mecanismo de respuesta dividida que permita al destino devolver datos en un momento posterior, el bus permanece ocupado por el destino que emite ciclos de reintento hasta que los datos leídos estén listos. En PCI-X, después de que el maestro emite la solicitud, se desconecta del bus PCI, lo que permite que otros agentes utilicen el bus. La respuesta dividida que contiene los datos solicitados se genera solo cuando el destino está listo para devolver todos los datos solicitados. Las respuestas divididas aumentan la eficiencia del bus al eliminar los ciclos de reintento, durante los cuales no se pueden transferir datos a través del bus.
PCI también sufrió la relativa escasez de líneas de interrupción únicas. Con solo 4 pines de interrupción (INT A/B/C/D), los sistemas con muchos dispositivos PCI requieren que varias funciones compartan una línea de interrupción, lo que complica el manejo de interrupciones del lado del host. PCI-X agregó Message Signaled Interrupts , un sistema de interrupción que utiliza escrituras en la memoria del host. En el modo MSI, la interrupción de la función no se señala afirmando una línea INTx. En cambio, la función realiza una escritura en memoria en una región configurada por el sistema en la memoria del host. Dado que el contenido y la dirección se configuran por función, las interrupciones del modo MSI son dedicadas en lugar de compartidas. Un sistema PCI-X permite que tanto las interrupciones del modo MSI como las interrupciones INTx heredadas se utilicen simultáneamente (aunque no por la misma función).
La falta de E/S registradas limitaba el PCI a una frecuencia máxima de 66 MHz. Las E/S PCI-X se registran en el reloj PCI, normalmente a través de un PLL para controlar activamente el retardo de E/S de los pines del bus. La mejora en el tiempo de configuración permite un aumento de la frecuencia a 133 MHz.
Algunos dispositivos, en particular las tarjetas Gigabit Ethernet, los controladores SCSI (Fibre Channel y Ultra320) y las interconexiones de clúster, podían por sí solos saturar el ancho de banda de 133 MB/s del bus PCI. Se han implementado puertos que utilizan una velocidad de bus duplicada a 66 MHz y un ancho de bus duplicado a 64 bits (con el número de pines aumentado de 124 a 184), en combinación o no. Estas extensiones se admitían de forma laxa como partes opcionales de los estándares PCI 2.x, pero la compatibilidad de dispositivos más allá de los 133 MB/s básicos seguía siendo difícil.
Los desarrolladores finalmente utilizaron la extensión combinada de 64 bits y 66 MHz como base y, anticipándose a las necesidades futuras, establecieron variantes de 66 MHz y 133 MHz con un ancho de banda máximo de 532 MB/s y 1064 MB/s respectivamente. El resultado conjunto se presentó como PCI-X al PCI Special Interest Group ( Grupo de Interés Especial de la Asociación para Maquinaria Informática ). La aprobación posterior lo convirtió en un estándar abierto adoptable por todos los desarrolladores de computadoras. El PCI SIG controla el soporte técnico, la capacitación y las pruebas de cumplimiento para PCI-X. IBM, Intel, Microelectronics y Mylex desarrollaron chipsets de soporte. 3Com y Adaptec desarrollaron periféricos compatibles. Para acelerar la adopción de PCI-X por parte de la industria, Compaq ofreció herramientas de desarrollo de PCI-X en su sitio web.
El estándar PCI-X fue desarrollado conjuntamente por IBM , HP y Compaq y presentado para su aprobación en 1998. Fue un esfuerzo por codificar extensiones de servidor propietarias para el bus local PCI para abordar varias deficiencias en PCI y aumentar el rendimiento de dispositivos de alto ancho de banda, como Gigabit Ethernet, Fibre Channel y tarjetas Ultra3 SCSI , y permitir que los procesadores se interconectaran en clústeres .
Intel sólo dio una bienvenida moderada a PCI-X, enfatizando que el bus de la próxima generación tendría que ser una "arquitectura fundamentalmente nueva". [5] Sin el apoyo de Intel, PCI-X no pudo ser adoptado en PC. Según Rick Merritt del EE Times, "Una pelea entre PCI SIG y un diseñador clave de interconexión de Intel que encabezó el desarrollo del Puerto de Gráficos Acelerados hizo que Intel se retirara del esfuerzo inicial de PCI-X". [6] Sin embargo, la interfaz PCI-X fue adoptada brevemente por Apple, para las primeras generaciones del Power Macintosh G5 .
Los primeros productos PCI-X se fabricaron en 1998, como el controlador dual Ultra2 Wide SCSI Adaptec AHA-3950U2B, sin embargo, en ese momento, el conector PCI-X simplemente se mencionaba como "PCI preparado para 64 bits" en el paquete, lo que insinuaba una futura compatibilidad con versiones posteriores . La marca PCI-X real solo se convirtió en estándar más tarde, probablemente coincidiendo con la disponibilidad generalizada de placas base equipadas con PCI-X. Cuando se publicaron más detalles de PCI Express en agosto de 2001, el presidente de PCI SIG, Roger Tipley, expresó su creencia de que "PCI-X va a estar en los servidores para siempre porque ofrece un cierto nivel de funcionalidad y puede que no sea convincente cambiar a 3GIO [PCI Express] para esa funcionalidad. Aprendimos eso al no poder deshacernos de ISA. ISA se mantuvo debido a todos estos sistemas que no eran piezas de gran volumen". Tipley también anunció que (en ese momento) el PCI SIG estaba planeando fusionar PCI Express y PCI-X 2.0 en un solo proyecto, tentativamente llamado PCI 3.0, [7] pero ese nombre finalmente se usó para una revisión relativamente menor del PCI convencional. [8]
En 2003, el PCI SIG ratificó PCI-X 2.0. Añade variantes de 266 MHz y 533 MHz, que producen aproximadamente 2132 MB/s y 4266 MB/s de rendimiento, respectivamente. PCI-X 2.0 realiza revisiones de protocolo adicionales que están diseñadas para ayudar a la confiabilidad del sistema y agregar códigos de corrección de errores al bus para evitar reenvíos. [9] Para abordar una de las quejas más comunes del factor de forma PCI-X, el conector de 184 pines, se desarrollaron puertos de 16 bits para permitir que PCI-X se use en dispositivos con restricciones de espacio ajustadas. De manera similar a PCI-Express, se agregaron funciones PtP para permitir que los dispositivos en el bus se comuniquen entre sí sin sobrecargar la CPU o el controlador de bus.
A pesar de las diversas ventajas teóricas de PCI-X 2.0 y su compatibilidad con versiones anteriores de PCI-X y dispositivos PCI, no se ha implementado a gran escala (hasta 2008 [actualizar]). Esta falta de implementación se debe principalmente a que los proveedores de hardware han optado por integrar PCI Express en su lugar.
IBM fue uno de los (pocos) proveedores que proporcionaron soporte para PCI-X 2.0 (266 MHz) en sus modelos System i5 515, 520 y 525; IBM promocionó estas ranuras como adecuadas para adaptadores Ethernet de 10 Gigabit , que también proporcionaron. [10] HP ofreció PCI-X 2.0 en algunos servidores ProLiant e Integrity y ofreció adaptadores de canal de fibra de 4 Gbit/s de doble puerto , que también funcionaban a 266 MHz. [11] AMD admitió PCI-X 2.0 (266 MHz) a través de su chip de túnel 8132 Hypertransport a PCI-X 2.0. [12] [13] ServerWorks fue un partidario vocal de PCI-X 2.0 [14] (en detrimento de la primera generación de PCI Express) particularmente a través de su jefe Raju Vegesna, [15] quien, sin embargo, fue despedido poco después por desacuerdos en la hoja de ruta con el liderazgo de Broadcom. [16]
En 2003, Dell anunció que omitiría PCI-X 2.0 a favor de una adopción más rápida de soluciones PCI Express. [17] Como informó PC Magazine , Intel comenzó a dejar de lado PCI-X en su hoja de ruta de 2004, a favor de PCI Express, argumentando que este último tenía ventajas sustanciales en términos de latencia del sistema y consumo de energía, expresado de manera más dramática como evitar "el apocalipsis de los 1000 pines" para su chipset Tumwater . [18]
PCI-X revisó el estándar PCI convencional al duplicar la velocidad máxima de reloj (de 66 MHz a 133 MHz) [9] y, por lo tanto, la cantidad de datos intercambiados entre el procesador de la computadora y los periféricos. PCI convencional admite hasta 64 bits a 66 MHz (aunque cualquier valor por encima de 32 bits a 33 MHz solo se ve en sistemas de alta gama). La cantidad máxima teórica de datos intercambiados entre el procesador y los periféricos con PCI-X es de 1,06 GB/s, en comparación con los 133 MB/s con PCI estándar. PCI-X también mejora la tolerancia a fallas de PCI, lo que permite, por ejemplo, que las tarjetas defectuosas se reinicien o se desconecten.
PCI-X es compatible con versiones anteriores de PCI en el sentido de que todo el bus vuelve a PCI si alguna tarjeta en el bus no admite PCI-X.
Los dos cambios más fundamentales son:
Básicamente, todas las tarjetas o ranuras PCI-X tienen una implementación de 64 bits y varían de la siguiente manera:
La mayoría de las tarjetas PCI de 32 bits funcionarán correctamente en ranuras PCI-X de 64 bits, pero la velocidad del bus estará limitada a la frecuencia de reloj de la tarjeta más lenta, una limitación inherente a la topología de bus compartido de PCI. Por ejemplo, cuando se instala una tarjeta PCI 2.3 de 66 MHz en un bus PCI-X capaz de alcanzar 133 MHz, todo el backplane del bus estará limitado a 66 MHz. Para evitar esta limitación, muchas placas base tienen varios buses PCI/PCI-X, con un bus destinado a su uso con periféricos PCI-X de alta velocidad y el otro bus destinado a periféricos de uso general.
Muchas tarjetas PCI-X de 64 bits están diseñadas para funcionar en modo de 32 bits si se insertan en conectores de 32 bits más cortos, con cierta pérdida de velocidad. [20] [21] Un ejemplo de esto es la tarjeta de interfaz SCSI de 64 bits Adaptec 29160. [22] Sin embargo, algunas tarjetas PCI-X de 64 bits no funcionan en ranuras PCI estándar de 32 bits. [23] [ ¿ fuente poco confiable? ] Incluso si funcionara, instalar una tarjeta PCI-X de 64 bits en una ranura de 32 bits dejará la porción de 64 bits del conector del borde de la tarjeta sin conectar y sobresaliendo, lo que requiere que no haya componentes de la placa base colocados de manera que obstruyan mecánicamente la porción sobresaliente del conector del borde de la tarjeta.
PCI-X no debe confundirse con PCI Express , que suena similar pero es incompatible y se abrevia comúnmente como PCI-E o PCIe. Si bien ambos son buses de computadora de alta velocidad para periféricos internos, difieren en apariencia y tecnología. PCI-X es una interfaz paralela de 64 bits, compatible con versiones anteriores de PCI de 32 bits. PCIe es una conexión serial punto a punto con una interfaz física diferente que fue diseñada para reemplazar tanto a PCI como a PCI-X.
Los buses PCI-X y PCI estándar pueden funcionar en un puente PCIe, de forma similar a como funcionaban los buses ISA en los buses PCI estándar de algunas computadoras. PCIe también iguala a PCI-X e incluso a PCI-X 2.0 en cuanto a ancho de banda máximo. PCIe 1.0 x1 ofrece 250 MB/s en cada dirección (carril), y actualmente se admiten hasta 16 carriles (x16) en cada dirección, en dúplex completo , lo que da un ancho de banda máximo de 4 GB/s en cada dirección. PCI-X 2.0 ofrece (en su variante máxima de 64 bits a 533 MHz) un ancho de banda máximo de 4266 MB/s (≈4,3 GB/s), aunque solo en semidúplex .
PCI-X tiene desventajas tecnológicas y económicas en comparación con PCI Express. La interfaz paralela de 64 bits requiere un enrutamiento de trazas difícil, porque, como ocurre con todas las interfaces paralelas, las señales del bus deben llegar simultáneamente o dentro de una ventana muy corta, y el ruido de las ranuras adyacentes puede causar interferencias. La interfaz en serie de PCIe sufre menos problemas de este tipo y, por lo tanto, no requiere diseños tan complejos y costosos. Los buses PCI-X, como el PCI estándar, son bidireccionales semidúplex , mientras que los buses PCIe son bidireccionales full-duplex . Los buses PCI-X funcionan solo a la velocidad del dispositivo más lento, mientras que los dispositivos PCIe pueden negociar de forma independiente la velocidad del bus. Además, las ranuras PCI-X son más largas que las PCIe 1x a PCIe 16x, lo que hace imposible fabricar tarjetas cortas para PCI-X. Las ranuras PCI-X ocupan bastante espacio en las placas base, lo que puede ser un problema para los formatos ATX y más pequeños .
{{cite web}}: CS1 maint: copia archivada como título ( enlace )Ahora se ofrece una tercera generación de PCI con la introducción de los modelos System i5 de 1,9 GHz 515, 520 y 525. Estos modelos tienen una ranura PCI-X DDR (PCI-X 2.0) que funciona a un máximo de 266 MHz y admite solo adaptadores que pueden funcionar sin IOP. Esta ranura es ideal para adaptadores de ancho de banda ultra alto, como los nuevos adaptadores Ethernet de 10 Gb de 266 MHz (DDR) #5721/#5722.
{{cite web}}: CS1 maint: URL no apta ( enlace ){{cite web}}: CS1 maint: copia archivada como título ( enlace )La serie ZX370 es un adaptador de 64 bits real que amplía la red para lograr un mayor rendimiento y, al mismo tiempo, ofrece compatibilidad con las ranuras PCI estándar de 32 bits.
Compatible con versiones anteriores de ranuras PCI de 32 bits y 33 MHz.
Aunque la Adaptec SCSI Card 29160 es una tarjeta PCI de 64 bits, también funciona en una ranura PCI de 32 bits. Cuando se instala en una ranura PCI de 32 bits, la tarjeta se ejecuta automáticamente en el modo más lento de 32 bits.