stringtranslate.com

NEC V60

El NEC V60 [1] [2] es un microprocesador CISC fabricado por NEC a partir de 1986. Se introdujeron varias versiones mejoradas con la misma arquitectura de conjunto de instrucciones (ISA), el V70 en 1987 y el V80 y AFPP en 1989. Fueron Sucedida [3] por la familia de productos V800 , que actualmente es producida por Renesas Electronics .

La familia V60 incluye una unidad de punto flotante [4] (FPU) y una unidad de administración de memoria (MMU) y soporte de sistema operativo en tiempo real (RTOS) para sistemas orientados a aplicaciones de usuario basados ​​en Unix [5] e I-TRON. –Sistemas integrados basados ​​en hardware y orientados al control . Se pueden utilizar en un mecanismo tolerante a fallas de múltiples CPU llamado FRM. Las herramientas de desarrollo incluyeron el sistema certificado Ada MV-4000 y un emulador en circuito (ICE).

Las aplicaciones del V60/V70/V80 cubrieron un área amplia, incluyendo centrales telefónicas de conmutación de circuitos , minicomputadoras , sistemas de guía aeroespacial , [6] procesadores de texto , computadoras industriales y varios juegos arcade .

Introducción

NEC V60 [2] [1] es un procesador CISC [7] fabricado por NEC a partir de 1986. [8] Fue el primer microprocesador de uso general de 32 bits disponible comercialmente en Japón. [9]

Basado en un diseño relativamente tradicional para la época, [10] [11] [12] [13] [14] el V60 fue una desviación radical del anterior procesador de la serie V de 16 bits de NEC, el V20-V50 , [15 ] que se basaron en el modelo Intel 8086 , [7] aunque el V60 tenía la capacidad de emular el V20/V30. [1] : §10 

Según la documentación de NEC, este cambio en la arquitectura informática se debió a la creciente demanda y diversidad de lenguajes de programación de alto nivel . Estas tendencias requerían un procesador con un rendimiento mejorado, logrado al duplicar el ancho del bus a 32 bits, y con una mayor flexibilidad facilitada por tener una gran cantidad de registros de propósito general. [2] [1] Estas eran características comunes de los chips RISC . [16] En ese momento, una transición de CISC a RISC parecía traer muchos beneficios para los mercados emergentes.

Hoy en día, los chips RISC son comunes y los diseños CISC, como el x86 y el 80486 de Intel , que han sido comunes durante varias décadas, adoptan internamente características RISC en sus microarquitecturas . [17] [18] Según Pat Gelsinger , la compatibilidad binaria hacia atrás para el software heredado es más importante que cambiar la ISA. [19]

Descripción general

Conjunto de instrucciones

El V60 ( también conocido como μPD70616) conservó una arquitectura CISC . [20] Su manual describe su arquitectura con "características de mainframe y supercomputadoras de alta gama ", con un conjunto de instrucciones completamente ortogonal que incluye instrucciones de longitud no uniforme, operaciones de memoria a memoria que incluyen manipulación de cadenas y operandos complejos. -esquemas de direccionamiento. [1] [2] [16]

Familia

El V60 funciona internamente como un procesador de 32 bits, mientras que externamente proporciona buses de datos de 16 bits y direcciones de 24 bits. Además, el V60 tiene 32 registros de uso general de 32 bits. [1] : §1  Su arquitectura básica se utiliza en varias variantes. El V70 (μPD70632), lanzado en 1987, proporciona buses externos de 32 bits. Lanzado en 1989, el V80 (μPD70832) [21] es la culminación de la serie: tiene cachés en el chip, un predictor de rama y menos dependencia del microcódigo para operaciones complejas. [22]

Software

Los sistemas operativos desarrollados para las series V60-V80 generalmente están orientados a operaciones en tiempo real . Se trasladaron varios sistemas operativos a la serie, incluidas versiones en tiempo real de Unix e I-TRON. [23] [24]

Debido a que el V60/V70 se usó en varios juegos arcade japoneses , su arquitectura de conjunto de instrucciones se emula en el simulador de CPU MAME . [25] El código fuente abierto más reciente está disponible en el repositorio de GitHub . [26]

FRM

Los tres procesadores tienen el mecanismo de bloqueo modular múltiple síncrono FRM (Monitoreo de redundancia funcional) , que permite sistemas informáticos tolerantes a fallos . Requiere varios dispositivos del mismo modelo, uno de los cuales funciona en "modo maestro", mientras que los otros dispositivos escuchan al dispositivo maestro, en "modo verificador". Si dos o más dispositivos emiten simultáneamente resultados diferentes a través de sus pines de "salida de fallo", los circuitos externos pueden tomar una decisión por mayoría de votos. Además, se puede seleccionar un método de recuperación para la instrucción que no coincide, ya sea "revertir mediante reintento" o "avanzar por excepción", mediante un pin externo. [27] [28] [1] : §11  [21] [29] [30] : §3–229, 266 

V60

El trabajo en el procesador V60 comenzó en 1982 con alrededor de 250 ingenieros bajo el liderazgo de Yoichi Yano, [31] y el procesador debutó en febrero de 1986. [32] Tenía un proceso de seis etapas, una unidad de administración de memoria incorporada y aritmética de coma flotante. Fue fabricado utilizando una tecnología de proceso CMOS de metal de aluminio de dos capas, bajo una  regla de diseño de 1,5 μm , para implementar 375.000 transistores en una matriz de 13,9 × 13,8 mm 2 . [8] [33] Funciona a 5 V y estaba inicialmente empaquetado en un PGA de 68 pines . [34] La primera versión funcionó a 16 MHz y alcanzó 3,5 MIPS . [33] Su precio de muestra en el lanzamiento se fijó en 100.000 yenes (588,23 dólares). Entró en producción a gran escala en agosto de 1986. [33]

Sega Virtua Racing basado en Sega Model 1
(Enlace externo)

Sega empleó este procesador para la mayoría de sus juegos de arcade en la década de 1990; Tanto la arquitectura Sega System 32 como la Sega Model 1 utilizaron V60 como su CPU principal. (Este último usó la variante μPD70615 de menor costo, [35] que no implementa la emulación V20/V30 ni FRM. [36] [37] ) El V60 también se usó como CPU principal en la arquitectura arcade SSV, llamada así porque fue desarrollado conjuntamente por Seta , Sammy y Visco . [38] Sega originalmente consideró usar un V60 de 16 MHz como base para su consola Sega Saturn ; pero después de recibir la noticia de que PlayStation empleaba un procesador MIPS R3000A de 33,8 MHz , eligió el diseño dual SH-2 para el modelo de producción. [39]

En 1988, NEC lanzó un kit llamado PS98-145-HMW [40] para entusiastas de Unix . El kit contenía una placa de procesador V60 que se podía conectar a modelos seleccionados de la serie de computadoras PC-9800 y una distribución de su puerto UNIX System V , el PC-UX/V Rel 2.0 (V60) , en 15 disquetes de 8 pulgadas. . El precio de venta sugerido para este kit fue de 450.000 yenes. [40] Las propias empresas del grupo NEC emplearon intensamente el procesador V60. Su conmutador de circuito telefónico (central), que fue uno de los primeros objetivos previstos, utilizó V60. En 1991, ampliaron su línea de productos de procesadores de texto con las series 5SX, 7SX y 7SD de Bungou Mini (文豪ミニ en japonés), que utilizaban el V60 para el procesamiento rápido de fuentes de contorno , mientras que el procesador principal del sistema era un NEC V33 de 16 MHz . [41] [42] Además, se emplearon variantes de microcódigo V60 en la serie de minicomputadoras MS-4100 de NEC , que era la más rápida de Japón en ese momento. [43] [44] [45]

V70

V70 (μPD70632GD-20) en empaque QFP , montado en Jaleco Mega System32 PWB

El V70 (μPD70632) mejoró el V60 al aumentar los buses externos a 32 bits, igual que los buses internos. También fue fabricado en 1,5 μm con un proceso de dos capas metálicas. Su matriz de 14,35 × 14,24 mm 2 tenía 385.000 transistores y estaba empaquetada en un PGA cerámico de 132 pines . Su MMU tenía soporte para paginación de demanda . Su unidad de punto flotante cumplía con IEEE 754 . [29] La versión de 20 MHz alcanzó un rendimiento máximo de 6,6 MIPS y su precio, en el momento de su lanzamiento en agosto de 1987, era de ¥100.000 (719,42 dólares). La capacidad de producción inicial era de 20.000 unidades por mes. [46] Un informe posterior lo describe como fabricado en CMOS de 1,2 micrómetros en una matriz de 12,23 × 12,32 mm 2 . [21] El V70 tenía un sistema de bus externo sin tubería (T1-T2) de dos ciclos, mientras que el del V60 funcionaba a 3 o 4 ciclos (T1-T3/T4). [21] [2] Por supuesto, las unidades internas estaban canalizadas.

El V70 fue utilizado por Sega en su System Multi 32 [47] y por Jaleco en su Mega System 32. (Vea la foto del V70 montado en la placa de circuito impreso de este último sistema .) [48]

Despegue del vuelo 17 H-IIA, parte de cuya carga útil era la nave espacial Akatsuki (Venus Climate Orbiter)

JAXA incorporó su variante del V70, con el sistema operativo I-TRON RX616 , en la Computadora de Control de Orientación de los cohetes portadores H-IIA , en satélites como el Akatsuki (Venus Climate Orbiter) y la Estación Espacial Internacional Kibo (ISS). ) módulo . [6] [49] [50] Los vehículos de lanzamiento H-IIA se desplegaron a nivel nacional, en Japón, aunque sus cargas útiles incluían satélites de países extranjeros. Como se describe en la hoja de ruta LSI (MPU/ASIC) de JAXA , esta variante V70 se denomina "MPU de 32 bits (H32/V70)", cuyo desarrollo, probablemente incluyendo la fase de prueba (QT), fue "desde mediados de los 80 hasta principios de los 90". . [51] : 9  [52] Esta variante se utilizó hasta su sustitución, en 2013, por el microprocesador HR5000 de 64 bits y 25 MHz , que se basa en la arquitectura MIPS64-5Kf , [53] fabricado por HIREC, cuyo desarrollo fue completado alrededor de 2011. [54] [55] [56]

La "Adquisición de datos del entorno espacial" para el V70 se realizó en las instalaciones expuestas de Kibo-ISS.

V80

El V80 (μPD70832) [21] se lanzó en la primavera de 1989. Al incorporar cachés en el chip y un predictor de rama , Computer Business Review lo declaró NEC 's 486 . [58] [59] El rendimiento del V80 fue de dos a cuatro veces mayor que el del V70, dependiendo de la aplicación. Por ejemplo, en comparación con el V70, el V80 tenía un multiplicador de hardware de 32 bits que reducía el número de ciclos necesarios para completar una instrucción de máquina de multiplicación de enteros de 23 a 9. (Para diferencias más detalladas, consulte la sección de arquitectura de hardware a continuación. ) El V80 se fabricó en un proceso CMOS de 0,8 micrómetros en un área de matriz de 14,49 × 15,47 mm 2 , implementando 980.000 transistores. Estaba empaquetado en un PGA de 280 pines y operaba a 25 y 33 MHz con rendimientos máximos declarados de 12,5 y 16,5 MIPS, respectivamente. El V80 tenía cachés integrados separados de 1 KB para instrucciones y datos. Tenía un predictor de ramas de 64 entradas , al que se le atribuía una ganancia de rendimiento del 5%. Los precios de lanzamiento del V80 se citaron como equivalentes a 1.200 dólares para el modelo de 33 MHz y 960 dólares para el modelo de 25 MHz. Supuestamente, se programó un modelo de 45 MHz para 1990, [59] pero no se materializó.

El V80, con chips periféricos simples μPD72691 co-FPP y μPD71101 , se utilizó para una computadora industrial que ejecutaba el sistema operativo UNIX en tiempo real RX-UX832 y un sistema de ventanas basado en X11-R4 . [60] [61]

AFPP (co-FPP)

El procesador avanzado de coma flotante (AFPP) (μPD72691) es un coprocesador para operaciones aritméticas de coma flotante. [62] Los propios V60/V70/V80 pueden realizar aritmética de punto flotante, pero son muy lentos porque carecen de hardware dedicado a tales operaciones. En 1989, para compensar a los V60/V70/V80 por su rendimiento de punto flotante bastante débil, NEC lanzó este coprocesador de punto flotante de 80 bits para precisión simple de 32 bits, precisión doble de 64 bits y precisión extendida de 80 bits. operaciones según las especificaciones IEEE 754 . [4] [21] Este chip tenía un rendimiento de 6,7 MFLOPS , realizando multiplicación de matrices vectoriales mientras operaba a 20 MHz. Se fabricó utilizando un proceso CMOS de doble capa metálica de 1,2 micrómetros, lo que dio como resultado 433.000 transistores en una matriz de 11,6 × 14,9 mm 2 . [4] Estaba empaquetado en un PGA de 68 pines . Este coprocesador se conectaba a un V80 a través de un bus dedicado, a un V60 o V70 a través de un bus principal compartido, lo que limitaba el rendimiento máximo. [21]

Arquitectura de hardware

El V60/V70/V80 compartía una arquitectura básica. Tenían treinta y dos registros de propósito general de 32 bits , y los últimos tres se usaban comúnmente como puntero de pila , puntero de marco y puntero de argumento, que coincidían bien con las convenciones de llamada de los compiladores de lenguajes de alto nivel . [29] [63] El V60 y el V70 tienen 119 instrucciones de máquina, [29] y ese número se amplía ligeramente a 123 instrucciones para el V80. Las instrucciones tienen una longitud no uniforme , entre uno y 22 bytes, [1] y toman dos operandos, los cuales pueden ser direcciones en la memoria principal. [21] Después de estudiar el manual de referencia del V60, Paul Vixie lo describió como "un arco muy VAX , con un modo de emulación V20/V30 (lo que[...] significa que puede ejecutar software Intel 8086/8088)". [64]

El V60-V80 tiene una unidad de administración de memoria (MMU) incorporada [8] [62] que divide un espacio de direcciones virtuales de 4 GB en cuatro secciones de 1 GB, cada sección se divide en 1024 áreas de 1 MB , y cada área está compuesta por 256 páginas de 4 KB . En V60/V70, cuatro registros (ATBR0 a ATBR3) almacenan punteros de sección, pero las "entradas de tablas de área" (ATE) y las entradas de tablas de páginas (PTE) se almacenan en la RAM fuera del chip. El V80 fusionó los registros ATE y ATBR, ambos en el chip, con solo las entradas PTE almacenadas en la RAM externa, lo que permite una ejecución más rápida de errores del búfer de traducción (TLB) al eliminar una lectura de memoria. [21]

Los buffers de búsqueda de traducción en el V60/70 son totalmente asociativos de 16 entradas y el reemplazo se realiza mediante microcódigo . El V80, por el contrario, tiene un TLB asociativo de 64 entradas y 2 vías con reemplazo realizado en hardware. El reemplazo de TLB tomó 58 ciclos en el V70 e interrumpió la ejecución canalizada de otras instrucciones. En el V80, un reemplazo de TLB requiere sólo 6 u 11 ciclos dependiendo de si la página está en la misma área; La interrupción de la tubería ya no ocurre en el V80 debido a la unidad de hardware de reemplazo TLB separada, que opera en paralelo con el resto del procesador. [21]

Los tres procesadores utilizan el mismo mecanismo de protección, con 4 niveles de protección establecidos mediante una palabra de estado del programa , siendo el Anillo 0 el nivel privilegiado que podría acceder a un conjunto especial de registros en los procesadores. [21]

Los tres modelos admiten una configuración de redundancia de modo triple con tres CPU utilizadas en un esquema de tolerancia a fallas bizantinas con congelación de bus, reintento de instrucciones y señales de reemplazo de chip. [21] [28] El V80 agregó señales de paridad a sus buses de datos y direcciones. [21]

Las operaciones de cadena se implementaron en microcódigo en V60/V70; pero estos contaban con la ayuda de una unidad de control de datos de hardware , que funcionaba a máxima velocidad de bus, en el V80. Esto hizo que las operaciones con cuerdas fueran cinco veces más rápidas en el V80 que en el V60/V70. [21]

Todas las operaciones de punto flotante se implementan en gran medida en microcódigo en toda la familia de procesadores y, por tanto, son bastante lentas. En V60/V70, las operaciones de punto flotante de 32 bits toman 120/116/137 ciclos para suma/multiplicación/división, mientras que las operaciones de punto flotante de 64 bits correspondientes toman 178/270/590 ciclos. El V80 tiene cierta asistencia de hardware limitada para las fases de operaciones de punto flotante (por ejemplo, descomposición en signo, exponente y mantisa), por lo que se afirmó que su unidad de punto flotante era hasta tres veces más efectiva que la del V70, con 32- operaciones de punto flotante de bits que toman 36/44/74 ciclos y operaciones de 64 bits que toman 75/110/533 ciclos (suma/multiplicación/división). [21]

Sistemas operativos

Unix (en tiempo real y no en tiempo real)

NEC portó varias variantes del sistema operativo Unix a sus procesadores V60/V70/V80 para sistemas orientados a aplicaciones de usuario, incluidos los de tiempo real. La primera versión del puerto UNIX System V de NEC para V60 se llamó PC-UX/V Rel 2.0 (V60). [65] (Consulte también las fotos del enlace externo a continuación). NEC desarrolló una variante de Unix con un enfoque en la operación en tiempo real para ejecutarse en V60/V70/V80. Llamado Real-time UNIX RX-UX 832, tiene una estructura de kernel de doble capa, con toda la programación de tareas manejada por el kernel en tiempo real. [5] También se desarrolló una versión multiprocesador de RX-UX 832, denominada MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems). [66] El prototipo de computadora impulsado por MUSTARD utiliza ocho procesadores V70. Utiliza la función FRM y puede configurar y cambiar la configuración del maestro y el verificador a pedido. [67] [68]

I-TRON (en tiempo real)

Para los sistemas integrados orientados al control de hardware , NEC implementó el sistema operativo en tiempo real basado en I-TRON , denominado RX616, para el V60/V70. [27] [23] El RX616 de 32 bits era una bifurcación continua del RX116 de 16 bits , que era para el V20-V50 . [46] [24]

FlexOS (en tiempo real)

En 1987, Digital Research, Inc. también anunció que planeaban migrar FlexOS al V60 y al V70. [69]

CP/M y DOS (heredado de 16 bits)

El V60 también podría ejecutar programas CP/M y DOS (portados de la serie V20-V50) usando el modo de emulación V20/V30. [33] Según un artículo de 1991 en InfoWorld , Digital Research estaba trabajando en una versión de Concurrent DOS para el V60 en algún momento; pero nunca se lanzó, ya que los procesadores V60/V70 no se importaron a los EE. UU. para su uso en clones de PC. [70]

Herramientas de desarrollo

Compiladores cruzados C/C++

Como parte de su kit de herramientas de desarrollo y entorno de desarrollo integrado (IDE), NEC tenía su propio compilador C , el "paquete de herramientas de generación de software para V60/V70" PKG70616. [71] Además, GHS ( Green Hills Software ) creó su compilador C en modo nativo (MULTI), y MetaWare, Inc. (actualmente Synopsys , a través de ARC International ) creó uno, para V20/V30 (Intel 8086), modo de emulación, llamado Alto C/C++. [72] [18] : reconocimiento  Cygnus Solutions (actualmente Red Hat ) también portó GCC como parte de una bifurcación del sistema compilador GNU mejorado (EGCS), [73] pero parece no ser público. [74] [75]

A partir de 2018 , RedHat todavía mantiene vivo el directorio específico del procesador necv70 en las bibliotecas en lenguaje C newlib (libc.a y libm.a) . [76] El mantenimiento reciente parece realizarse en Sourceware.org. El código fuente más reciente está disponible en su repositorio git . [77]

MV-4100 Ada 83: sistema certificado

El "sistema de plataforma" certificado por Ada 83 recibió el nombre de MV-4000, certificado como "MV4000". Esta certificación se realizó con un sistema de destino, que utilizaba el sistema operativo UNIX RX-UX 832 en tiempo real ejecutándose en un sistema basado en VMEbus (IEEE 1014) con una placa de procesador V70 conectada. El host del compilador cruzado era un NEC Engineering Work Station EWS 4800, cuyo sistema operativo host, EWS-US/V , también estaba basado en UNIX System V. [78] [79] [80] [81]

El procesador recibió la validación Ada-83 de AETECH, Inc., [78] ejecutando las pruebas de capacidad de validación del compilador Ada . [82]

Kits de placa de evaluación

NEC lanzó algunos kits de placas de evaluación enchufables para V60/V70.

Emulador en circuito

Soporte de depuración de software en chip con IE-V60

NEC basó su propio emulador en circuito basado en sonda completo (sin ROM ni JTAG ) , el IE-V60, en el V60, porque los propios chips V60/V70 tenían capacidades de chip emulador. El IE-V60 fue el primer emulador en circuito para V60 fabricado por NEC. También tenía una función de programador PROM. Sección 9.4, pág. 205 [2] NEC lo describió como una "función de depuración de software fácil de usar". Los chips tienen varias excepciones de captura, como lectura (o escritura) de datos en la dirección especificada por el usuario y 2 puntos de interrupción simultáneamente. Sección 9 [1]

Pines de estado del bus externo

El sistema de bus externo indica el estado del bus mediante 3 pines de estado, que proporcionan tres bits para señalar condiciones tales como la primera búsqueda de instrucciones después de la rama, la búsqueda de instrucciones continua , el acceso a datos TLB , el acceso a datos únicos y el acceso a datos secuenciales . Sección 6.1, pág. 114 [2]

Depuración con V80

Estas funciones de depuración de software y hardware también se integraron en el V80. Sin embargo, el V80 no tenía un emulador en circuito , posiblemente porque la presencia de software como UNIX RX-UX 832 en tiempo real y I-TRON RX616 en tiempo real hacía innecesaria dicha función. Una vez que se inicia Unix , no hay necesidad de un emulador en circuito para desarrollar controladores de dispositivos o software de aplicación . Lo que se necesita es un compilador de C , un compilador cruzado y un depurador de pantalla (como GDB-Tk ) que funcione con el dispositivo de destino.

HP 64758

Hewlett-Packard (actualmente Keysight ) ofreció hardware de emulación en circuito basado en módulo de sondeo para el V70, construido en sus sistemas HP 64700 Series, [83] [84] el sucesor de la HP 64000 Series, específicamente el HP 64758. [ 85] [86] [83] Habilita la función de seguimiento como un analizador lógico . Este equipo de prueba también muestra el código fuente desensamblado automáticamente, con visualización de datos de seguimiento y sin un archivo objeto , [83] y muestra el código fuente en lenguaje de alto nivel cuando se proporcionan el código fuente y los archivos objeto y se compilaron en formato DWARF . También estaba en el catálogo una interfaz para el V60 (10339G), [86] pero el cable largo del módulo de sondeo requería dispositivos "calificados de grado especial", es decir, el grado V70 de alta velocidad.

HP 64758: unidades principales, subunidades e interfaz alojada

Opciones de software

Opciones de hardware

Fallos

Fracaso estratégico de la microarquitectura V80

En su fase de desarrollo, se pensó que el V80 tenía el mismo rendimiento que el Intel 80486 , [87] pero terminaron teniendo muchas características diferentes. La ejecución interna de cada instrucción del V80 necesitaba al menos dos ciclos, mientras que la del i486 requería uno. El canal interno del V80 parecía asíncrono almacenado en buffer , pero el del i486 era síncrono . En otras palabras, la microarquitectura interna del V80 era CISC , pero la del i486 era RISC . Ambos ISA permitían instrucciones CISC largas y no uniformes , pero el i486 tenía un bus de memoria caché interna más amplio de 128 bits , mientras que el del V80 tenía un ancho de 32 bits. Esta diferencia se puede ver en las fotos de sus troqueles. [21] [18] [22] [17] El diseño fue fatal desde el punto de vista del rendimiento, pero NEC no lo cambió. NEC podría haber podido rediseñar el diseño físico , con el mismo nivel de transferencia de registros , pero no lo hizo.

Falta de éxito comercial

La arquitectura V60-V80 no tuvo mucho éxito comercial. [32]

El V60, V70 y V80 figuraban en los catálogos NEC de 1989 y 1990 en su embalaje PGA . [88] [89] Un catálogo NEC de 1995 todavía incluía el V60 y el V70 (no solo en su versión PGA sino también en un paquete QFP , y también incluía una variante de bajo costo del V60 llamada μPD70615, que eliminó el V20/V30. emulación y función FRM), junto con sus variados conjuntos de chips; pero el V80 no se ofreció en este catálogo. [36] La edición de 1999 del mismo catálogo ya no tenía ningún producto V60-V80. [90]

Sucesores

La serie V800

En 1992, NEC lanzó un nuevo modelo, el microcontrolador de 32 bits Serie V800 ; pero no tenía unidad de gestión de memoria (MMU). [91] Tenía una arquitectura basada en RISC , inspirada en las arquitecturas Intel i960 y MIPS , y otras instrucciones de procesador RISC, como JARL (Jump and Register Link) y la arquitectura de carga y almacenamiento .

En ese momento, los enormes activos de software de V60/V70, como Unix en tiempo real, fueron abandonados y nunca devueltos a sus sucesores, un escenario que Intel evitó.

La serie V800 tenía 3 variantes principales, las familias V810, V830 y V850 . [92] [3] [93]

El V820 (μPD70742) era una variante simple del V810 (μPD70732), pero con periféricos.

Es posible que se haya omitido la designación V840 debido a la tetrafobia japonesa (consulte la página 58 [36] ). Una pronunciación japonesa de "4" significa "muerte", por lo tanto, evite nombres que evoquen como Death-watch Shi-ban (el número 4 – Shi-ban) Bug (死番虫, precisamente " escarabajo de la muerte ").

En 2005, ya era la era V850 y la familia V850  ha disfrutado de un gran éxito. [94] A partir de 2018, se llama familia Renesas V850 y familia RH850, con núcleos de CPU V850/V850E1/V850E2 y V850E2/V850E3, respectivamente. Esos núcleos de CPU han ampliado el ISA del núcleo V810 original; [95] ejecutándose con el compilador V850. [96]

Simulación moderna basada en software

MAME

Debido a que el V60/V70 se había utilizado para muchos juegos arcade japoneses , MAME (por "Multiple Arcade Machine Emulator"), que emula varios juegos arcade antiguos para entusiastas, incluye un simulador de CPU para su arquitectura de conjunto de instrucciones . [25] Es una especie de simulador de conjunto de instrucciones , no para desarrolladores sino para usuarios.

Ha sido mantenido por el equipo de desarrollo de MAME. El último código de fuente abierta , escrito en C++ , está disponible en el repositorio de GitHub . [97] Los códigos de operación en el archivo optable.hxx son exactamente los mismos que los del V60. [1]

Ver también

Referencias

  1. ^ abcdefghijkl NEC (noviembre de 1986). Manual de referencia del programador μPD70616 (edición PRELIMINAR). The Internet Archive, una organización sin fines de lucro 501(c)(3). EPUB, KINDLE, PDF, PDF con texto, TEXTO COMPLETO, etc., están disponibles
  2. ^ abcdefg Kani, Dr. Kenji (abril de 1987). Vシリーズマイクロコンピュータ 2 [ Microcomputadora serie V 2 ] (en japonés). Maruzen. ISBN 978-4621031575.
    本書は日本電気(株)が、わが国ではじめて開発した32ビットマイクロプロセッサV60について解説したものである。[Este libro explica el V60, el primer microprocesador japonés de 32 bits desarrollado por NEC.]
  3. ^ ab Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (25 de abril de 1995). "Un microprocesador CMOS de 32 bits, 0,9 V, 2,5 MHz" . Transacciones IEICE sobre Electrónica . E78-C (4): 389–393. ISSN  0916-8516 . Consultado el 9 de enero de 2018 . Resumen: Un microprocesador RISC de 32 bits "V810" que tiene una estructura de tubería de 5 etapas y un caché de instrucciones de mapeo directo de 1 Kbyte realiza una operación de 2,5 MHz a 0,9 V con un consumo de energía de 2,0 mW. La tensión de alimentación se puede reducir a 0,75 V. Para superar el estrecho margen de ruido, todas las señales están configuradas para oscilar de riel a riel mediante una técnica de circuito pseudoestático. El chip se fabrica mediante una tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240.000 transistores en una matriz de 7,4 mm y 7,1 mm.

  4. ^ abc Nakayama, T.; Harigai, H.; Kojima, S.; Kaneko, H.; Igarashi, H.; Batear.; Yamagami, Y.; Yano, Y. (octubre de 1989). "Un coprocesador de punto flotante de 6,7 MFLOPS con instrucciones vectoriales/matriciales". Revista IEEE de circuitos de estado sólido . 24 (5): 1324-1330. Código bibliográfico : 1989IJSSC..24.1324N. doi :10.1109/JSSC.1989.572608. ISSN  1558-173X. Resumen: Se describe un coprocesador de punto flotante de 80 bits que implementa 24 instrucciones vectoriales/matriciales y 22 funciones matemáticas. Este procesador puede ejecutar suma/redondeo de punto flotante y multiplicación canalizada simultáneamente, bajo el control de microinstrucciones de tipo horizontal. El método de división SRT y el algoritmo trigonométrico CORDIC se utilizan para una implementación favorable de costo/rendimiento. El rendimiento de 6,7 MFLOPS en la multiplicación vectorial-matriz a 20 MHz se ha logrado mediante el uso de operaciones paralelas. La instrucción vector/matriz es aproximadamente tres veces más rápida que las instrucciones convencionales de suma y multiplicación. El chip se ha fabricado en un proceso CMOS de doble capa metálica de 1,2 µm que contiene 433.000 transistores en un tamaño de troquel de 11,6*14,9 mm/sup 2/.

  5. ^ ab Mizuhashi, Yukiko; Teramoto, Msanoro (agosto de 1989). "Sistema operativo UNIX en tiempo real: RX-UX 832". Microprocesamiento y Microprogramación . 27 (1–5): 533–538. doi :10.1016/0165-6074(89)90105-1. Resumen: Este artículo describe los requisitos para los sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo UNIX en tiempo real RX-UX 832 para microprocesadores v60/v70, que son los microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de construcción, compuesta por tres módulos, kernel en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, como un esquema de programación de tareas con prioridad fija, un sistema de archivos de bloques contiguos y funciones tolerantes a fallas. Por lo tanto, RX-UX 832 permite a los diseñadores de sistemas utilizar Unix estándar como interfaz hombre-máquina para construir sistemas tolerantes a fallas con operabilidad sofisticada y proporciona aplicaciones de software de alta calidad en microchips de alto rendimiento.


  6. ^ ab "Akatsuki: El amanecer vuelve a salir en Venus". 11 de diciembre de 2015 . Consultado el 7 de enero de 2018 .
  7. ^ ab Hardenbergh, Hal W (1988). "RISC CISC y Fabs". Diario del programador . Creaciones de Vanguardia. 6 (2): 15. Hasta ahora no hemos mencionado dos chips CISC de 32 bits, el NEC V60/70 y la familia AT&T WE32. A diferencia del NEC V20/25/30/50, el V60/70 no se basa en la arquitectura Intel. NEC está apuntando al V60/70 a aplicaciones integradas, ...
    libros de Google
  8. ^ abc Yamahata, Hitoshi; Suzuki, Nariko; Koumoto, Yasuhiko; Shiiba, Tadaaki (6 de febrero de 1987). "マイクロプロセッサV60のアーキテクチャ" [Arquitectura del microprocesador V60] (PDF) . Informes Técnicos SIG; Microcomputadora 43-2 (en japonés). Sociedad de Procesamiento de Información de Japón. 1987 (8 (1986-ARC-043)): 1–8. AN10096105. Este informe describirá un microprocesador V60 CMOS VLSI de 32 bits de un solo chip. Se ha implementado utilizando una tecnología de proceso CMOS de doble capa metálica con una regla de diseño de 1,5 um para integrar 375.000 transistores. Integra la unidad de gestión de memoria virtual para paginación bajo demanda y las operaciones de punto flotante que cumplen con el estándar de punto flotante IEEE-754. Al utilizar el modo de emulación V20/V30, puede ejecutar directamente programas objeto de CPU de 16 bits (V30). Los formatos de instrucciones son adecuados para la fase de generación de código de los compiladores. Se proporcionan 237 instrucciones para lenguaje y sistema operativo de alto nivel. Puede ejecutar 3,5 MIPS (millones de instrucciones por segundo) en funcionamiento a 16 MHz con bus de datos de 16 bits.
  9. ^ Sakamura, Ken (abril de 1988). "Tendencias recientes" (PDF) . Micro IEEE . 8 (2): 10–11. ISSN  0272-1732 . Consultado el 8 de enero de 2018 . El V60/V70, la CPU propiedad de NEC, es el primer microprocesador comercial de 32 bits de uso general en Japón.
  10. ^ Rowen, C.; Przbylski, S.; Jouppi, N .; Bruto, T.; Shott, J.; Hennessy, J. (1984). "Un microprocesador NMOS 32b canalizado". 1984 Conferencia Internacional de Circuitos de Estado Sólido IEEE. Compendio de artículos técnicos . vol. XXVII. págs. 180-181. doi :10.1109/ISSCC.1984.1156607. S2CID  42147153. MIPS de Stanford
  11. ^ Sherburne, RW; Katevenis, MGH; Patterson, DA; Lentejuelas, CH (1984). "Un microprocesador NMOS de 32 bits con un archivo de registro grande". Revista IEEE de circuitos de estado sólido . 19 (5): 682–689. Código bibliográfico : 1984IJSSC..19..682S. doi :10.1109/JSSC.1984.1052208. ISSN  0018-9200. S2CID  23195124. UCB RISC-II
  12. ^ Riordan, T.; Grewal, médico de cabecera; Hsu, S.; Kinsel, J.; Libby, J.; marzo, R.; Molinos, M.; Ries, P.; Scofield, R. (1988). "El sistema MIPS M2000". Actas de la Conferencia internacional IEEE de 1988 sobre diseño informático: VLSI . págs. 366–369. doi :10.1109/ICCD.1988.25724. ISBN 0-8186-0872-2. S2CID  60801545.
    MIPS M2000 (R2000)
  13. ^ Namjoo, M.; Agrawal, A.; Jackson, CC; Quach, L. (1988). "Implementación de matriz de puertas CMOS de la arquitectura SPARC". Compendio de artículos. COMPCON Primavera 88 Trigésima tercera conferencia internacional de la IEEE Computer Society . págs. 10-13. doi :10.1109/CMPCON.1988.4818. ISBN 0-8186-0828-5. S2CID  21078114.
    SPARC, 1.a generación.
  14. ^ Kohn, L.; Fu, SW (1989). "Un microprocesador de 1.000.000 de transistores". Conferencia internacional de circuitos de estado sólido del IEEE, 1989 ISSCC. Compendio de artículos técnicos . págs. 54–55. doi :10.1109/ISSCC.1989.48231. S2CID  58413700. Intel 860
  15. ^ NEC (junio de 1997). SERIE V DE 16 BITS; INSTRUCCIONES (5 ed.). The Internet Archive, una organización sin fines de lucro 501(c)(3). Están disponibles EPUB, KINDLE, PDF, TEXTO COMPLETO, etc.
  16. ^ ab Hennessy: Universidad de Stanford, John L; Patterson: Universidad de California en Berkeley, David A. (2007). Arquitectura informática: un enfoque cuantitativo (Cuarta ed.). Editores Morgan Kaufmann. ISBN 978-0-12-370490-0.
    Acceso abierto: EPUB, KINDLE, PDF, TEXTO COMPLETO, etc., están disponibles.
  17. ^ ab Fu, B.; Saini, A.; Gelsinger, PP (1989). "Rendimiento y microarquitectura del procesador i486". Actas de la Conferencia internacional IEEE de 1989 sobre diseño de computadoras: VLSI en computadoras y procesadores . págs. 182-187. doi :10.1109/ICCD.1989.63352. ISBN 0-8186-1971-6. S2CID  62082864.
    Intel 80486
    Resumen:
    El microprocesador i486 incluye una tubería de cinco etapas cuidadosamente ajustada con un caché integrado de 8 kB. Se utiliza una variedad de técnicas anteriormente asociadas solo con procesadores RISC (computadora con conjunto de instrucciones reducido) para ejecutar la instrucción promedio en 1,8 relojes. Esto representa una reducción de 2,5* con respecto a su predecesor, el microprocesador 386. Las comparaciones de canalización y recuento de relojes se describen en detalle. Además, se incluye una unidad de punto flotante en el chip que produce una reducción de 4* en el recuento de relojes del coprocesador numérico 387. Se analizan las mejoras y optimizaciones de la microarquitectura utilizadas para lograr este objetivo, la mayoría de las cuales no requieren uso intensivo de silicio. Todas las instrucciones del microprocesador 386 y del coprocesador numérico 387 se implementan de forma completamente compatible.
  18. ^ abc Crawford, JH (febrero de 1990). "La CPU i486: ejecutar instrucciones en un ciclo de reloj". Micro IEEE . 10 (1): 27–36. CiteSeerX 10.1.1.126.4216 . doi :10.1109/40.46766. ISSN  0272-1732. 
  19. ^ "A pesar de su diseño antiguo, el x86 todavía está a cargo". CNET .
  20. ^ Wade, James (1 de octubre de 1996). "Un análisis a nivel comunitario de las fuentes y tasas de variación tecnológica en el mercado de microprocesadores". Revista de la Academia de Gestión . 39 (5): 1218-1244. doi :10.2307/256997. ISSN  0001-4273. JSTOR  256997. Los patrocinadores que no utilizaron tecnología RISC fueron NEC, AT&T y Seguidores del estándar TRON. Estos tres microprocesadores estaban especializados para usuarios para quienes el rendimiento era la máxima prioridad. El microprocesador Hitachi siguió el estándar TRON, una tecnología CISC de alto rendimiento que, según sugirieron los desarrolladores japoneses, sería una alternativa viable a RISC. El chip de AT&T fue presentado como un chip adecuado para construir sistemas informáticos de primera línea similares a minicomputadoras. De manera similar, los V60 y V70 de NEC siguieron el modelo de una de las computadoras centrales de 36 bits de NEC.
  21. ^ abcdefghijklmnop Komoto, Yasuhiko; Saito, Tatsuya; Mío, Kazumasa (25 de agosto de 1990). "Descripción general del microprocesador de la serie V de 32 bits" (pdf) . Revista de Procesamiento de Información . 13 (2): 110-122. ISSN  1882-6652 . Consultado el 8 de enero de 2018 . Acceso Abierto Resumen: Los avances en la tecnología de fabricación de semiconductores hacen posible integrar una unidad de punto flotante y una unidad de gestión de memoria en un solo chip de microprocesador. También permiten a los diseñadores de un microprocesador implementar técnicas utilizadas en el diseño de computadoras centrales, especialmente con respecto a estructuras de tuberías. La arquitectura del V60, V70 y V80 fue posible gracias a sus avances. El V60 y el V70 son los primeros microprocesadores de 32 bits de NEC e incluyen casi todas las funciones requeridas por los sistemas aplicados en un chip. El conjunto de instrucciones proporciona una estructura orientada al lenguaje de alto nivel, funciones de soporte del sistema operativo y funciones de soporte para sistemas altamente confiables. El V80 también emplea la misma arquitectura y logra un mayor rendimiento mediante memorias caché y mecanismos de predicción de ramificaciones. El V80 logró un rendimiento entre dos y cuatro veces superior al del V70.

  22. ^ ab Kaneko, Hiraoki; Suzuki, Nariko; Wabuka, Hiroshi; Maemura, Koji (1 de marzo de 1990). "Realización del V80 y sus funciones de soporte del sistema" . Micro IEEE . ACM. 10 (2): 56–69. doi : 10.1109/40.52947. ISSN  0272-1732. S2CID  2634866. Resumen: Se brinda una descripción general de la arquitectura de las consideraciones generales de diseño para el microprocesador V80 de 11 unidades y 32 b, que incluye dos memorias caché de 1 kB y un mecanismo de predicción de rama que es una nueva característica para los microprocesadores. Se analizan las funciones de soporte del sistema y procesamiento de tuberías del V80 para sistemas multiprocesador y de alta confiabilidad. Utilizando las funciones de soporte de V80, se implementaron sistemas multiprocesador y de alta confiabilidad sin ninguna caída en el rendimiento. Se utilizaron memorias caché y un mecanismo de predicción de bifurcaciones para mejorar el procesamiento de la canalización. Varias instalaciones de hardware reemplazaron el microprograma habitual para garantizar un alto rendimiento.

  23. ^ ab Shimojima, Takehiko; Teramoto, Masanori (1987). "Sistema operativo en tiempo real V60". Microprocesamiento y Microprogramación . 21 (1–5): 197–204. doi :10.1016/0165-6074(87)90038-X. ISSN  0165-6074. Resumen: Este artículo describe los requisitos para los sistemas operativos en tiempo real con microprocesadores de 32 bits, los objetivos de diseño y la implementación del sistema operativo en tiempo real (RTOS) V60/V70 y sus soportes de programación.

  24. ^ ab Monden, Hiroshi; Teramoto, Takashi; Koga, Masanori (14 de marzo de 1986). "V60用アルタイムOSの検討 －32ビットI-TRONに向けて－" [Estudio de viabilidad del sistema operativo en tiempo real para el V60 - hacia el I-TRON de 32 bits -] ( PDF) . Informes técnicos SIG (ARC) (en japonés). Sociedad de Procesamiento de Información de Japón. 1986 (19(1985-ARC-061)): 1–8. AN10096105. Acceso abierto
  25. ^ ab "MAME:/src/emu/cpu/v60/v60.c". Mamedev.org. Archivado desde el original el 22 de febrero de 2014 . Consultado el 15 de febrero de 2014 .
  26. ^ "mamedev/mame". GitHub . Consultado el 17 de mayo de 2020 .
  27. ^ ab Kimura, S.; Komoto, Y.; Yano, Y. (abril de 1988). "Implementación del V60/V70 y su función FRM". Micro IEEE . 8 (2): 22–36. doi :10.1109/40.527. S2CID  9507994. Resumen: Se proporciona una descripción del V60/V70, el primer microprocesador de 32 bits de uso general con base comercial en Japón. Sus funciones incluyen operaciones de punto flotante en el chip, una arquitectura orientada a lenguajes de alto nivel, soporte de depuración de software y funciones de soporte para promover un alto nivel de confiabilidad del sistema. Debido a que la alta confiabilidad es tan importante, el V60/V70 contiene funciones de soporte de monitoreo de redundancia funcional (FRM). La discusión cubre las consideraciones generales de diseño, arquitectura, implementación, detección y control de peligros y funciones FRM. El V60/V70 utiliza una especificación de sistema operativo en tiempo real TRON.

  28. ^ ab Yano, Y.; Koumoto, Y.; Sato, Y. (primavera de 1988). "El microprocesador V60/V70 y sus funciones de soporte de sistemas". Compendio de artículos. COMPCON Primavera 88 Trigésima tercera conferencia internacional de la IEEE Computer Society . págs. 36–42. doi :10.1109/CMPCON.1988.4824. ISBN 0-8186-0828-5. S2CID  9186701.
    Resumen:
    Se describen dos microprocesadores avanzados de 32 bits, el V60 y el V70 (mu PD70616 y mu PD70632, respectivamente), y sus funciones de soporte para sistemas operativos y sistemas de alta confiabilidad. Se examinan tres funciones del sistema operativo, a saber, las funciones de soporte de memoria virtual, las funciones de cambio de contexto y las funciones de captura asíncrona. Se analiza un mecanismo básico para la implementación de sistemas de alta confiabilidad, llamado FRM (monitoreo de redundancia funcional). FRM permite diseñar un sistema en el que varios V60 (o V70) forman una configuración en la que un procesador del sistema actúa como maestro mientras los demás actúan como monitores. Se presenta una placa FRM que utiliza tres V60 en su núcleo redundante.
  29. ^ abcd Takahashi, Toshiya; Yano, Yoichi (21 de enero de 1988). "V60/V70アーキテクチャ" [La arquitectura de los microprocesadores V60/V70] (PDF) . Informes técnicos de SIG (en japonés). Sociedad de Procesamiento de Información de Japón. 1988 (4(1987-ARC-069)): 57–64. AN10096105. Este informe describe la arquitectura de los microprocesadores V60/V70 de 32 bits. La arquitectura integra varias características en una única matriz de silicio, como un rico conjunto de registros de propósito general, un conjunto de instrucciones orientadas a lenguajes de alto nivel, manejo de datos de punto flotante adecuado para aplicaciones científicas y la operación FRM (Monitoreo de redundancia de funcionalidad). modo que admite una configuración de sistemas altamente confiable. Estas características serán introducidas.
  30. ^ Libro de datos de microcomputadoras de 1987: vol. 2 (PDF) . COMITÉ EJECUTIVO NACIONAL. Agosto de 1986. págs. 3-229–3-232.
  31. ^ Yano, Yoichi (abril de 2012). "32ビット・マイコン「V60」開発物語" [Historia del desarrollo de la microcomputadora de 32 bits V60] (PDF) (en japonés). Museo de Historia de Semiconductores de Japón . Consultado el 8 de enero de 2018 .
    "Encore 2012 nº 75" (pdf) . Boletín "Encore" (en japonés). Sociedad de especialistas de la industria de semiconductores. 75 : 17-20. Abril de 2012 . Consultado el 8 de enero de 2018 .
  32. ^ ab David T. Methé (1991). Competencia tecnológica en industrias globales: estrategias de planificación y marketing para la industria estadounidense. Grupo editorial Greenwood. pag. 128.ISBN _ 978-0-89930-480-9.
  33. ^ abcd Dataquest , "Servicio japonés de la industria de semiconductores", primer trimestre de 1986, p. 18 (pdf p. 44 en este archivo de varios volúmenes)
  34. ^ Dataquest , "Servicio japonés de la industria de semiconductores", primer trimestre de 1987, p. 18 (pdf p. 182 en este archivo de varios volúmenes)
  35. ^ "MAME:/src/mame/drivers/model1.c". Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
  36. ^ abc NEC (octubre de 1995). "GUÍA DE SELECCIÓN DE SEMICONDUCTOR" (PDF) (10ª ed.). Archivado desde el original (PDF) el 4 de marzo de 2016.
  37. ^ "Guía de selección de semiconductores NEC, octubre de 1995" (PDF) . Consultado el 25 de enero de 2024 .
  38. ^ "MAME:/src/mame/drivers/ssv.c". Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
  39. ^ Richard Tan. "Estudio de caso STS 145 Sega: El efecto del conflicto corporativo en el diseño de juegos" (PDF) . Archivado desde el original (PDF) el 22 de febrero de 2014. "El Saturn originalmente funcionaba con un chip NEC V60 a 16 MHz. Compare esto con la CPU de PlayStation ( chip MIPS R3000A RISC de 32 bits ) que funciona a 33,8 MHz, casi el doble de velocidad. Según un miembro del personal de Sega, cuando Nakayama recibió por primera vez las especificaciones de diseño para PlayStation, estuvo "más loco que nunca lo he visto", llamando a toda la división de I+D a su oficina para gritarles. Se hizo un esfuerzo para compensar agregando otra CPU para operación dual; sin embargo, esta solución hizo que el sistema tan difícil de desarrollar que, según el propio Yu Suzuki, "sólo 1 de cada 100 programadores podría utilizar el Saturn en todo su potencial".
  40. ^ ab "Número de modelo: PS98-145-HMW, nombre del artículo: PC-UX/V(Rel2.0)(V60)". Ficha de producto NEC.
  41. ^ Bungou Mini 5RX en YouTube con "suavizado de fuente de contorno de alta velocidad" TV CM
  42. ^ "Bungo mini 5SX, Bungo mini 7SX, Bungo mini 7SD - Museo de la Computación". museo.ipsj.or.jp . Consultado el 22 de abril de 2017 .
  43. ^ Takeo, Sakurai; Osamu, Oizumi (1986). "El resumen de la superminicomputadora NEC serie MS4100, NEC Technical Journal". Nec技報(en japonés). NEC Technical Journal, Vol.39, edición 11, páginas 113-124, noviembre de 1986. 39 (11): 113-124.
  44. ^ "Serie MS-4100 - Museo de la Computación". museo.ipsj.or.jp . Consultado el 7 de enero de 2018 .
  45. ^ "Serie MS4100". dbnst.nii.ac.jp (en japonés) . Consultado el 8 de enero de 2018 .
  46. ^ ab Dataquest , "Servicio japonés de la industria de semiconductores", segundo trimestre de 1987, p. 21 (pdf p. 223 en este archivo de varios volúmenes)
  47. ^ "MAME:/src/mame/drivers/segas32.c". Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
  48. ^ "MAME:/src/mame/drivers/ms32.c". Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
  49. ^ "MANUAL Kibo" (PDF) . JAXÁ. Septiembre de 2007. pág. 101.
  50. ^ "Equipo de adquisición de datos del entorno espacial: carga útil adjunta (SEDA / AP)". iss.jaxa.jp. _ JAXÁ. 2007-03-30.
  51. ^ "Hoja de ruta LSI (MPU/ASIC) de JAXA, p. 9; excluido el frente" (PDF) . Estado de desarrollo de piezas críticas de JAXA, 2008 . JAXÁ.
  52. ^ "Estado de desarrollo de las piezas JAXA EEE" (PDF) . Estado de desarrollo de piezas críticas de JAXA, 2008 . JAXÁ.
  53. ^ Hoja de datos del núcleo del procesador MIPS64 5Kf (PDF) (01.04 ed.). MIPS Technologies Inc. 2005-01-31. Archivado desde el original (PDF) el 2018-02-20.
  54. ^ HAYASHI, N. Computadora de control de orientación para vehículos de lanzamiento, NEC Technical Journal, vol. 6, n° 1/2001, págs. 145-148
  55. ^ "Base de datos de piezas y materiales de AEE calificados por JAXA: piezas críticas". JAXA . Consultado el 7 de enero de 2018 .
  56. ^ Voica, Alex (29 de julio de 2015). "Regreso al futuro: CPU MIPS de 64 bits explora los orígenes del sistema solar - MIPS". mips.com . MIPS. Archivado desde el original el 2018-02-20.
  57. ^ "国際宇宙ステーション「きぼう」船外プラットフォーム搭載 宇宙環境計測ミッション装置. （SEDA－AP）" [Equipo de adquisición de datos del entorno espacial - Carga útil adjunta (SEDA-AP) en la ISS - Instalación expuesta "Kibo"] ( PDF ) (en japonés). págs. 52–53. Archivado desde el original (PDF) el 26 de enero de 2018.
  58. ^ NEC LANZA RESPUESTA V80 AL 80486 de INTEL - Computer Business Review, 1989-03-15 Balcklist:www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
  59. ^ ab NEC PUEDE TENER LA VENTAJA CON SU RESPUESTA DEL TRANSISTOR V80 DE 930.000 A INTEL'S 80486 - Computer Business Review, 1989-04-06 Balcklist:www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels_80486
  60. ^ OSAMU, TSUJI; SATORU, KOMIYAMA; TOSHIYUKI, DOI; TETSUYA, IWAKI (julio de 1992). "情報機器 工業用コンピュータμPORT-III" [Equipo de procesamiento de información. Computadora industrial .MU.PORT-III.].明電時報 [Meiden Jiho] (en japonés) (225): 24–32. ISSN  0386-1570.
  61. ^ HISAO, SASAKI; AKIRA, SATO; TOSHIO, KARAKAMA (mayo de 1993). "工業用コンピュータμPORT-IIIと適用事例" [Aplicaciones de la computadora industrial .MU.PORT-III.].明電時報 [Meiden Jiho] (en japonés) (230): 41–44. ISSN  0386-1570.
  62. ^ ab Majithi, Kenneth (1987). "La Nueva Generación de Microprocesadores". Micro IEEE . 7 (4): 4–5. doi :10.1109/MM.1987.304873. ISSN  0272-1732. Los japoneses han sido igualmente agresivos en sus nuevos diseños de microprocesadores de alto rendimiento. Los microprocesadores V60 y V70 de NEC utilizan arquitecturas que incluyen no sólo la MMU sino también una unidad aritmética de punto flotante en el chip. Hitachi y Fujitsu han colaborado para producir una familia de microprocesadores adaptados al sistema operativo TRON. Estos procesadores incorporan canalizaciones de instrucciones, así como cachés de pila y de instrucciones. Sin embargo, a diferencia de NEC, su función FPU está fuera del chip.
  63. ^ "Partes internas del compilador GNU".
  64. ^ "Grupos de Google: algunos comentarios sobre NEC V60/V70" . Consultado el 22 de abril de 2017 .
  65. ^ 雅則, 寺本; 健治, 赤羽; 良彦, 和田; 由紀子, 水橋; 滋, 川又 (octubre de 1986). "PORTACIÓN DEL Sistema UNIX V A LOS SISTEMAS V60" (pdf) .全国大会講演論文集(en japonés). Sociedad de la información de Japón.第33 回(ア ー キ テ ク チ ャ お よ び ハ ー ド ウ ェ ア): 163–164 . Consultado el 7 de enero de 2018 .
  66. ^ Norihisa Suzuki (enero de 1992). Multiprocesamiento de memoria compartida. Prensa del MIT. pag. 195.ISBN _ 978-0-262-19322-1.
  67. ^ "El Simposio Internacional sobre Multiprocesamiento de Memoria Compartida (ISSMM)" (PDF) . Boletín de Información Científica . vol. 16, núm. 3. Oficina Asiática de la Oficina de Investigación Naval. Julio-septiembre de 1991. págs. Archivado (PDF) desde el original el 1 de marzo de 2021.
  68. ^ Suzuki, Norihisa, ed. (1992). Multiprocesamiento de memoria compartida. Prensa del MIT. págs. 195 y siguientes. ISBN 978-026219322-1.
  69. ^ "Digital Research lanza el sistema operativo de fabricación en tiempo real FlexOS 286". Revisión del negocio informático . 15 de enero de 1987. Archivado desde el original el 18 de enero de 2013 . Consultado el 15 de septiembre de 2018 .
  70. ^ Brett Glass (6 de mayo de 1991). "Línea de respuesta". InfoMundo : 72. ISSN  0199-6649.
  71. ^ CNE. "Libro de datos de microprocesadores y periféricos".
  72. ^ "MetaWare alto C/C++". Electroerosión/2.
  73. ^ Soluciones Cygnus. "gcc/gcc-926/config.sub". Apple Inc . Consultado el 7 de enero de 2018 .
  74. ^ Soluciones Cygnus (25 de febrero de 1999). "Parche para reemplazar CYGNUS LOCAL con EGCS LOCAL en config.sub". gcc-patches (lista de correo). Hola chicos, me gustaría enviar el siguiente parche. Cambia el nombre de todas las apariciones de CYGNUS LOCAL a EGCS LOCAL, ¡lo que parece un poco más preciso! :-) Saludos Nick



  75. ^ Soluciones Cygnus (25 de febrero de 1999). "Re: Parche para reemplazar CYGNUS LOCAL con EGCS LOCAL en config.sub". gcc-patches (lista de correo). Me parece un ejercicio equivocado. Si los cambios son verdaderamente específicos de Cygnus, no deberían estar en Egcs. De lo contrario, deberían fusionarse en la copia maestra de config.sub (¡cuyo responsable, por cierto, está en Ben!).

  76. ^ "Incrustación con GNU: Newlib". Incorporado. 2001-12-28 . Consultado el 2 de octubre de 2023 .
  77. ^ "Newlib-cygwin.git/historia". Fuenteware.org . 2020 . Consultado el 22 de mayo de 2020 .
  78. ^ ab "Lista de procesadores certificados Ada 83". Archivo.adaic.com. 1998-03-31 . Consultado el 15 de febrero de 2014 .
  79. ^ ab "MV-4000". Chipcatalog.com. Archivado desde el original el 7 de enero de 2018 . Consultado el 15 de febrero de 2014 .
  80. ^ History-of-48series (se refiere a las computadoras EWS 4800 NEC)
  81. ^ Ratcliffe, Mark, ed. (1995). Anuario Ada 1995. Prensa IOS . pag. 198.ISBN _ 9789051992182. Consultado el 22 de mayo de 2020 .
  82. ^ "Procedimientos de validación del compilador Ada - Versión 5.0". Asociación de recursos de Ada . 18 de noviembre de 1997 . Consultado el 22 de mayo de 2020 .
  83. ^ abc "Soluciones de desarrollo y emuladores HP para microprocesadores NEC serie V" (PDF) . Vista clave. pag. 13 . Consultado el 7 de enero de 2018 .
  84. ^ "Museo de la Computación HP" . Consultado el 7 de enero de 2018 .
  85. ^ "Subsistema de emulación 64758G V70 20MHz 512KB". Vista clave. Archivado desde el original el 8 de enero de 2018 . Consultado el 8 de enero de 2018 .
  86. ^ ab "Productos descontinuados de prueba y medición de Agilent" (PDF) . Vista clave. pag. 97. Archivado desde el original (PDF) el 8 de enero de 2018 . Consultado el 8 de enero de 2018 .
  87. ^ "NEC V80". grupos.google.com . Grupos de Google.
  88. ^ NEC (junio de 1989). Libro de datos de dispositivos periféricos inteligentes. The Internet Archive, una organización sin fines de lucro 501(c)(3). pag. 18.
  89. ^ NEC (mayo de 1990). Libro de datos del microcontrolador de un solo chip. The Internet Archive, una organización sin fines de lucro 501(c)(3). pag. 30.
  90. ^ NEC (abril de 1999). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (17ª ed.). Archivado desde el original (PDF) el 8 de enero de 2018.
  91. ^ Harigai, Hisao; Kusuda, Masaori; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (22 de octubre de 1992). "低消費電力・低電圧動作の32ビットマイクロプロセッサV810" [Un microprocesador RISC de 32 bits de bajo consumo de energía y funcionamiento de bajo voltaje]. Informes técnicos de SIG, Sociedad de Procesamiento de Información de Japón . 1992 (82 (1992-ARC-096)): 41–48. Resumen: Un microprocesador RISC avanzado de 32 bits para control integrado; V810 se presenta en este documento. El V810 tiene alto rendimiento y funciones específicas de aplicación. V810 disipa menos energía que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V. El chip V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en una matriz de 7,7 × 7,7 mm 2 .


  92. ^ "NEC envuelve ARM en matrices de puertas". EDN . Consultado el 22 de abril de 2017 .
  93. ^ Suzuki, K.; Arai, T.; Nadehara, K.; Kuroda, I. (1998). "V830R/AV: procesador RISC superescalar multimedia integrado". Micro IEEE . 18 (2): 36–47. doi : 10.1109/40.671401. ISSN  0272-1732. Resumen: La decodificación en tiempo real de datos de audio y vídeo MPEG-2 del V830R/AV permite sistemas multimedia prácticos basados ​​en procesadores integrados.

  94. ^ NEC (mayo de 2005). «Guía de selección de microcontroladores y herramientas de desarrollo» (PDF) .
  95. ^ "Un compilador GCC más nuevo.« Junta de desarrollo de Virtual Boy «Foro« Planet Virtual Boy ". planetvb.com . Archivado desde el original el 30 de mayo de 2019.
  96. ^ "Soluciones de software integradas V850 y RH850". ghs.com . Software de colinas verdes.
  97. ^ "MAMEdev-V60". GitHub . Consultado el 26 de mayo de 2020 .

Otras lecturas

enlaces externos