En circuitos integrados , la familia lógica NMOS de carga de agotamiento es una forma de familia lógica digital que utiliza solo un único voltaje de suministro de energía, a diferencia de las familias lógicas NMOS ( semiconductores de óxido metálico de tipo n ) anteriores que necesitaban más de un voltaje de suministro de energía diferente. Aunque la fabricación de estos circuitos integrados requería pasos de procesamiento adicionales, la velocidad de conmutación mejorada y la eliminación del suministro de energía adicional hicieron que esta familia lógica fuera la opción preferida para muchos microprocesadores y otros elementos lógicos.
Los MOSFET de tipo n en modo de agotamiento como transistores de carga permiten el funcionamiento con un único voltaje y alcanzan una velocidad mayor que la posible con dispositivos de carga de mejora pura. Esto se debe en parte a que los MOSFET en modo de agotamiento pueden ser una mejor aproximación de la fuente de corriente que el transistor de modo de mejora más simple, especialmente cuando no hay voltaje adicional disponible (una de las razones por las que los primeros chips PMOS y NMOS exigían varios voltajes).
La inclusión de transistores NMOS en modo de agotamiento en el proceso de fabricación exigió pasos de fabricación adicionales en comparación con los circuitos de carga de mejora más simples; esto se debe a que los dispositivos de carga de agotamiento se forman aumentando la cantidad de dopante en la región del canal de los transistores de carga, con el fin de ajustar su voltaje umbral . Esto normalmente se realiza mediante implantación de iones .
Aunque el proceso CMOS reemplazó a la mayoría de los diseños NMOS durante la década de 1980, todavía se producen algunos diseños NMOS con carga de agotamiento, generalmente en paralelo con sus contrapartes CMOS más nuevas. Un ejemplo de esto es el Z84015 [1] y el Z84C15. [2]
Los dos tipos originales de puertas lógicas MOSFET, PMOS y NMOS , fueron desarrollados por Frosch y Derick en 1957 en Bell Labs. [3] Después de esta investigación, Atalla y Kahng propusieron demostrar un dispositivo MOS funcional con su equipo de Bell Labs en 1960. [4] [5] Su equipo incluía a EE LaBate y EI Povilonis, quienes fabricaron el dispositivo; MO Thurston, LA D'Asaro y JR Ligenza, quienes desarrollaron los procesos de difusión, y HK Gummel y R. Lindner, quienes caracterizaron el dispositivo. [6] Sin embargo, los dispositivos NMOS eran poco prácticos, y solo el tipo PMOS eran dispositivos prácticos de trabajo. [7]
En 1965, Chih-Tang Sah , Otto Leistiko y AS Grove en Fairchild Semiconductor fabricaron varios dispositivos NMOS con longitudes de canal entre 8 μm y 65 μm. [8] Dale L. Critchlow y Robert H. Dennard en IBM también fabricaron dispositivos NMOS en la década de 1960. El primer producto NMOS de IBM fue un chip de memoria con datos de 1 kb y un tiempo de acceso de 50 a 100 ns , que entró en fabricación a gran escala a principios de la década de 1970. Esto llevó a que la memoria semiconductora MOS reemplazara a las tecnologías de memoria bipolar y de núcleo de ferrita anteriores en la década de 1970. [9]
A finales de los años 60, los transistores de unión bipolar eran más rápidos que los transistores MOS (de canal p) que se utilizaban entonces y eran más fiables, pero también consumían mucha más energía, requerían más superficie y exigían un proceso de fabricación más complicado. Los circuitos integrados MOS se consideraban interesantes, pero inadecuados para sustituir a los rápidos circuitos bipolares en cualquier mercado que no fuera el de nicho, como las aplicaciones de baja potencia. Una de las razones de la baja velocidad era que los transistores MOS tenían compuertas hechas de aluminio , lo que daba lugar a considerables capacitancias parásitas utilizando los procesos de fabricación de la época. La introducción de transistores con compuertas de silicio policristalino (que se convirtieron en el estándar de facto desde mediados de los años 70 hasta principios de los 2000) fue un primer paso importante para reducir esta desventaja. Este nuevo transistor de compuerta de silicio autoalineado fue presentado por Federico Faggin en Fairchild Semiconductor a principios de 1968; Fue un refinamiento (y la primera implementación funcional) de las ideas y el trabajo de John C. Sarace, Tom Klein y Robert W. Bower (alrededor de 1966-67) para un transistor con capacidades parásitas más bajas que pudiera fabricarse como parte de un CI (y no solo como un componente discreto ). Este nuevo tipo de transistor pMOS era de 3 a 5 veces más rápido (por vatio) que el transistor pMOS de compuerta de aluminio, y necesitaba menos área, tenía una fuga mucho menor y una mayor confiabilidad. El mismo año, Faggin también construyó el primer CI que usaba el nuevo tipo de transistor, el Fairchild 3708 ( multiplexor analógico de 8 bits con decodificador ), que demostró un rendimiento sustancialmente mejorado sobre su contraparte de compuerta metálica. En menos de 10 años, el transistor MOS de compuerta de silicio reemplazó a los circuitos bipolares como el vehículo principal para los CI digitales complejos.
Existen un par de desventajas asociadas con los transistores PMOS: los huecos de electrones que son los portadores de carga (corriente) en los transistores PMOS tienen una movilidad menor que los electrones que son los portadores de carga en los transistores NMOS (una relación de aproximadamente 2,5); además, los circuitos PMOS no interactúan fácilmente con la lógica positiva de bajo voltaje, como la lógica DTL y la lógica TTL (la serie 7400). Sin embargo, los transistores PMOS son relativamente fáciles de fabricar y, por lo tanto, se desarrollaron primero: la contaminación iónica del óxido de la compuerta a partir de productos químicos de grabado y otras fuentes puede evitar muy fácilmente que los transistores NMOS ( basados en electrones ) se apaguen, mientras que el efecto en los transistores PMOS ( basados en huecos de electrones ) es mucho menos severo. Por lo tanto, la fabricación de transistores NMOS tiene que ser mucho más limpia que el procesamiento bipolar para producir dispositivos que funcionen.
Los primeros trabajos sobre la tecnología de circuitos integrados (CI) NMOS se presentaron en un breve artículo de IBM en la ISSCC en 1969. Hewlett-Packard comenzó entonces a desarrollar la tecnología de CI NMOS para conseguir la prometedora velocidad y la fácil interconexión para su negocio de calculadoras. [10] Tom Haswell de HP acabó resolviendo muchos problemas utilizando materias primas más puras (especialmente aluminio para interconexiones) y añadiendo un voltaje de polarización para hacer que el umbral de la compuerta fuera lo suficientemente grande; este voltaje de polarización de la compuerta trasera siguió siendo una solución estándar de facto para los contaminantes de sodio (principalmente) en las compuertas hasta el desarrollo de la implantación de iones (véase más adelante). Ya en 1970, HP fabricaba CI nMOS lo suficientemente buenos y los había caracterizado lo suficiente como para que Dave Maitland pudiera escribir un artículo sobre nMOS en la edición de diciembre de 1970 de la revista Electronics. Sin embargo, el NMOS siguió siendo poco común en el resto de la industria de semiconductores hasta 1973. [11]
El proceso NMOS listo para producción permitió a HP desarrollar la primera ROM IC de 4 kbit de la industria . Motorola eventualmente sirvió como una segunda fuente para estos productos y así se convirtió en uno de los primeros vendedores comerciales de semiconductores en dominar el proceso NMOS, gracias a Hewlett-Packard. Un tiempo después, la empresa emergente Intel anunció una DRAM pMOS de 1 kbit, llamada 1102 , desarrollada como un producto personalizado para Honeywell (un intento de reemplazar la memoria de núcleo magnético en sus computadoras mainframe ). Los ingenieros de calculadoras de HP, que querían un producto similar pero más robusto para las calculadoras de la serie 9800 , aportaron su experiencia en fabricación de IC de su proyecto de ROM de 4 kbit para ayudar a mejorar la confiabilidad, el voltaje operativo y el rango de temperatura de la DRAM de Intel. Estos esfuerzos contribuyeron a la DRAM pMOS de 1 kbit Intel 1103 altamente mejorada, que fue el primer IC DRAM disponible comercialmente del mundo . Se presentó formalmente en octubre de 1970 y se convirtió en el primer producto realmente exitoso de Intel. [12]
La lógica MOS temprana tenía un tipo de transistor, que es el modo de mejora para que pueda actuar como un interruptor lógico. Como las resistencias adecuadas eran difíciles de hacer, las puertas lógicas usaban cargas saturadas; es decir, para hacer que un tipo de transistor actuara como una resistencia de carga, el transistor tenía que estar siempre encendido uniendo su puerta a la fuente de alimentación (el riel más negativo para la lógica PMOS o el riel más positivo para la lógica NMOS ). Como la corriente en un dispositivo conectado de esa manera va como el cuadrado del voltaje a través de la carga, proporciona una velocidad de pullup pobre en relación con su consumo de energía cuando se baja. Una resistencia (con la corriente simplemente proporcional al voltaje) sería mejor, y una fuente de corriente (con la corriente fija, independiente del voltaje) mejor aún. Un dispositivo en modo de agotamiento con la puerta atada al riel de alimentación opuesto es una carga mucho mejor que un dispositivo en modo de mejora, actuando en algún lugar entre una resistencia y una fuente de corriente.
Los primeros circuitos NMOS de carga de agotamiento fueron desarrollados por el fabricante de DRAM Mostek , que puso a disposición transistores de modo de agotamiento para el diseño del Zilog Z80 original en 1975-76. [13] Mostek tenía el equipo de implantación de iones necesario para crear un perfil de dopaje más preciso que el posible con métodos de difusión , de modo que el voltaje de umbral de los transistores de carga pudiera ajustarse de manera confiable. En Intel, la carga de agotamiento fue introducida en 1974 por Federico Faggin, un ex ingeniero de Fairchild y más tarde fundador de Zilog . La carga de agotamiento se empleó por primera vez para un rediseño de uno de los productos más importantes de Intel en ese momento, una SRAM NMOS de 1 Kbit de solo +5 V llamada 2102 (que usaba más de 6000 transistores [14] ). El resultado de este rediseño fue el 2102A , significativamente más rápido , donde las versiones de mayor rendimiento del chip tenían tiempos de acceso de menos de 100 ns, llevando las memorias MOS cerca de la velocidad de las RAM bipolares por primera vez. [15]
Los procesos NMOS de carga de agotamiento también fueron utilizados por varios otros fabricantes para producir muchas encarnaciones de CPU populares de 8 bits, 16 bits y 32 bits. De manera similar a los primeros diseños de CPU PMOS y NMOS que usaban MOSFET de modo de mejora como cargas, los diseños nMOS de carga de agotamiento generalmente empleaban varios tipos de lógica dinámica (en lugar de solo puertas estáticas) o transistores de paso utilizados como pestillos dinámicos sincronizados . Estas técnicas pueden mejorar considerablemente la economía de área, aunque el efecto sobre la velocidad es complejo. Los procesadores construidos con circuitos NMOS de carga de agotamiento incluyen el 6800 (en versiones posteriores [16] ), el 6502 , Signetics 2650 , 8085 , 6809 , 8086 , Z8000 , NS32016 y muchos otros (ya sea que se incluyan o no los procesadores HMOS a continuación, como casos especiales).
También se implementaron una gran cantidad de circuitos integrados de soporte y periféricos utilizando circuitos basados en carga de agotamiento (a menudo estáticos). Sin embargo, nunca hubo familias lógicas estandarizadas en NMOS, como la serie bipolar 7400 y la serie CMOS 4000 , aunque los diseños con varios fabricantes de segunda fuente a menudo lograron algo así como un estado de componente estándar de facto. Un ejemplo de esto es el diseño NMOS 8255 PIO , originalmente pensado como un chip periférico 8085, que se ha utilizado en sistemas integrados Z80 y x86 y muchos otros contextos durante varias décadas. Las versiones modernas de bajo consumo están disponibles como implementaciones CMOS o BiCMOS, similares a la serie 7400.
El proceso NMOS de carga de agotamiento de Intel se conocía como HMOS , por High Density, Short Channel MOS (MOS de canal corto de alta densidad) . La primera versión se presentó a fines de 1976 y se utilizó por primera vez para sus productos de RAM estática . [17] Pronto se utilizó para versiones más rápidas y/o que consumen menos energía de los chips 8085, 8086 y otros.
El HMOS continuó mejorando y pasó por cuatro generaciones distintas. Según Intel, el HMOS II (1979) proporcionó el doble de densidad y cuatro veces el producto de velocidad/potencia sobre otros procesos NMOS de agotamiento-carga contemporáneos típicos. [18] Esta versión fue ampliamente licenciada por terceros, incluidos (entre otros) Motorola, que la utilizó para su Motorola 68000 , y Commodore Semiconductor Group , que la utilizó para su MOS Technology 8502 MOS 6502 encogido .
El proceso HMOS original, más tarde denominado HMOS I, tenía una longitud de canal de 3 micrones, que se redujo a 2 para el HMOS II y a 1,5 para el HMOS III. Cuando se presentó el HMOS III en 1982, Intel había comenzado a cambiar a su proceso CHMOS , un proceso CMOS que utilizaba elementos de diseño de las líneas HMOS. Se lanzó una versión final del sistema, HMOS-IV. Una ventaja significativa de la línea HMOS fue que cada generación se diseñó deliberadamente para permitir que los diseños existentes se redujeran sin cambios importantes. Se introdujeron varias técnicas para garantizar que los sistemas funcionaran a medida que cambiaba el diseño. [19] [20]
HMOS, HMOS II, HMOS III y HMOS IV se utilizaron juntos para muchos tipos diferentes de procesadores: el 8085 , 8048 , 8051 , 8086 , 80186 , 80286 y muchos otros, pero también para varias generaciones del mismo diseño básico, consulte las hojas de datos .
A mediados de la década de 1980, las variantes CMOS más rápidas, que utilizan una tecnología de proceso HMOS similar, como CHMOS I, II, III, IV, etc. de Intel, comenzaron a reemplazar al HMOS de canal n para aplicaciones como el Intel 80386 y ciertos microcontroladores . Unos años más tarde, a fines de la década de 1980, se introdujo BiCMOS para microprocesadores de alto rendimiento, así como para circuitos analógicos de alta velocidad . Hoy, la mayoría de los circuitos digitales, incluida la omnipresente serie 7400 , se fabrican utilizando varios procesos CMOS con una variedad de topologías diferentes empleadas. Esto significa que, para mejorar la velocidad y ahorrar área de chip (transistores y cableado), los diseños CMOS de alta velocidad a menudo emplean otros elementos además de las puertas estáticas complementarias y las puertas de transmisión de los circuitos CMOS lentos de bajo consumo típicos (el único tipo de CMOS durante las décadas de 1960 y 1970). Estos métodos utilizan cantidades significativas de circuitos dinámicos para construir los bloques de construcción más grandes del chip, como pestillos, decodificadores, multiplexores, etc., y evolucionaron a partir de las diversas metodologías dinámicas desarrolladas para circuitos NMOS y PMOS durante la década de 1970.
En comparación con los CMOS estáticos, todas las variantes de NMOS (y PMOS) consumen relativamente mucha energía en estado estable. Esto se debe a que dependen de transistores de carga que funcionan como resistencias , donde la corriente de reposo determina la carga máxima posible en la salida, así como la velocidad de la compuerta (es decir, con otros factores constantes). Esto contrasta con las características de consumo de energía de los circuitos CMOS estáticos , que se deben solo al consumo de energía transitorio cuando se cambia el estado de salida y los transistores p y n conducen brevemente al mismo tiempo. Sin embargo, esta es una visión simplificada, y una imagen más completa también debe incluir el hecho de que incluso los circuitos CMOS puramente estáticos tienen fugas significativas en las geometrías diminutas modernas, así como el hecho de que los chips CMOS modernos a menudo contienen lógica dinámica y/o dominó con una cierta cantidad de circuitos pseudo nMOS . [21]
Los procesos de agotamiento-carga difieren de sus predecesores en la forma en que la fuente de voltaje Vdd , que representa 1 , se conecta a cada compuerta. En ambas tecnologías, cada compuerta contiene un transistor NMOS que está encendido permanentemente y conectado a Vdd. Cuando los transistores que se conectan a 0 se apagan, este transistor pull-up determina que la salida sea 1 por defecto. En NMOS estándar, el pull-up es el mismo tipo de transistor que se utiliza para los interruptores lógicos. A medida que el voltaje de salida se acerca a un valor menor que Vdd , se apaga gradualmente. Esto ralentiza la transición de 0 a 1 , lo que da como resultado un circuito más lento. Los procesos de agotamiento-carga reemplazan este transistor con un NMOS en modo de agotamiento con una polarización de compuerta constante, con la compuerta conectada directamente a la fuente. Este tipo alternativo de transistor actúa como una fuente de corriente hasta que la salida se acerca a 1 , luego actúa como una resistencia. El resultado es una transición de 0 a 1 más rápida .
Los circuitos de carga de agotamiento consumen menos energía que los circuitos de carga de mejora a la misma velocidad. En ambos casos, la conexión a 1 siempre está activa, incluso cuando la conexión a 0 también está activa. Esto da como resultado un alto consumo de energía estática. La cantidad de desperdicio depende de la fuerza o el tamaño físico del pull-up. Tanto los transistores pull-up de carga saturada (modo de mejora) como los de modo de agotamiento usan la mayor energía cuando la salida es estable en 0 , por lo que esta pérdida es considerable. Debido a que la fuerza de un transistor de modo de agotamiento cae menos al acercarse a 1 , pueden llegar a 1 más rápido a pesar de comenzar más lento, es decir, conducir menos corriente al comienzo de la transición y en estado estable.