stringtranslate.com

Transistor de efecto de campo de aletas

Un dispositivo FinFET de doble puerta

Un transistor de efecto de campo de aletas ( FinFET ) es un dispositivo multicompuerta , un MOSFET ( transistor de efecto de campo semiconductor de óxido metálico ) construido sobre un sustrato donde la compuerta se coloca en dos, tres o cuatro lados del canal o se envuelve alrededor. el canal (puerta alrededor), formando una estructura de puerta doble o incluso múltiple. A estos dispositivos se les ha dado el nombre genérico de "FinFET" porque la región de fuente/drenaje forma aletas en la superficie de silicio. Los dispositivos FinFET tienen tiempos de conmutación significativamente más rápidos y una mayor densidad de corriente que la tecnología CMOS (semiconductor de óxido de metal complementario) plana . [1]

FinFET es un tipo de transistor no plano o transistor "3D". [2] Es la base para la fabricación moderna de dispositivos semiconductores nanoelectrónicos . Los microchips que utilizan puertas FinFET se comercializaron por primera vez en la primera mitad de la década de 2010 y se convirtieron en el diseño de puerta dominante en los nodos de proceso de 14 nm , 10 nm y 7 nm .

Es común que un solo transistor FinFET contenga varias aletas, dispuestas una al lado de la otra y todas cubiertas por la misma puerta, que actúan eléctricamente como una sola. El número de aletas se puede variar para ajustar la fuerza motriz y el rendimiento, [3] y la fuerza motriz aumenta con un mayor número de aletas. [4]

Historia

Después de que Mohamed Atalla y Dawon Kahng de Bell Labs demostraran por primera vez el MOSFET en 1960, [5] el concepto de un transistor de película delgada (TFT) de doble puerta fue propuesto por HR Farrah ( Bendix Corporation ) y RF Steinberg en 1967. [6] Toshihiro Sekigawa, del Laboratorio Electrotécnico (ETL), propuso más tarde un MOSFET de doble puerta en una patente de 1980 que describía el transistor XMOS plano. [7] Sekigawa fabricó el transistor XMOS con Yutaka Hayashi en el ETL en 1984. Demostraron que los efectos de canal corto se pueden reducir significativamente intercalando un dispositivo de silicio sobre aislante (SOI) completamente agotado entre dos electrodos de compuerta conectados entre sí. [8] [9]

El primer tipo de transistor FinFET se denominó transistor de "transistor de canal pobre empobrecido" (DELTA), que fue fabricado por primera vez en Japón por Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto y Eiji Takeda del Laboratorio Central de Investigación de Hitachi en 1989. [8] [10] [11] La puerta del transistor puede cubrir y hacer contacto eléctricamente con la aleta del canal semiconductor tanto en la parte superior como en los lados o solo en los lados. El primero se denomina transistor de tres puertas y el segundo, transistor de doble puerta . Opcionalmente, un transistor de doble puerta puede tener cada lado conectado a dos terminales o contactos diferentes. Esta variante se llama transistor dividido . Esto permite un control más refinado del funcionamiento del transistor.

El ingeniero indonesio Effendi Leobandung, mientras trabajaba en la Universidad de Minnesota , publicó un artículo con Stephen Y. Chou en la 54ª Conferencia de Investigación de Dispositivos en 1996 en el que se describía el beneficio de cortar un transistor CMOS ancho en muchos canales con un ancho estrecho para mejorar el escalado del dispositivo y aumentar corriente del dispositivo aumentando el ancho efectivo del dispositivo. [12] Esta estructura es lo que parece un FinFET moderno. Aunque se sacrifica parte del ancho del dispositivo al cortarlo en anchos estrechos, la conducción de la pared lateral de las aletas estrechas compensa con creces la pérdida en el caso de las aletas altas. [13] [14] El dispositivo tenía un ancho de canal de 35 nm y una longitud de canal de 70 nm . [12]

El potencial de la investigación de Digh Hisamoto sobre los transistores DELTA llamó la atención de la Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA), que en 1997 otorgó un contrato a un grupo de investigación de la Universidad de California, Berkeley, para desarrollar un transistor submicrónico profundo basado en Tecnología DELTA. [15] El grupo estaba dirigido por Hisamoto junto con Chenming Hu de TSMC . El equipo logró los siguientes avances entre 1998 y 2004. [16]

Acuñaron el término "FinFET" (transistor de efecto de campo de aletas) en un artículo de diciembre de 2000, [21] utilizado para describir un transistor no plano de doble puerta construido sobre un sustrato SOI. [22]

En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET de puerta completa (GAA). . [23] [24] En 2011, los investigadores de la Universidad Rice Masoud Rostami y Kartik Mohanram demostraron que los FinFET pueden tener dos puertas eléctricamente independientes, lo que brinda a los diseñadores de circuitos más flexibilidad para diseñar con puertas eficientes y de bajo consumo. [25]

En 2020, Chenming Hu recibió la Medalla de Honor del IEEE por su desarrollo del FinFET, al que el Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) atribuyó el mérito de llevar los transistores a la tercera dimensión y extender la ley de Moore . [26]

Comercialización

En diciembre de 2002 , TSMC demostró el primer transistor de 25 nanómetros de la industria que funciona con sólo 0,7 voltios . El diseño "Omega FinFET", llamado así por la similitud entre la letra griega " Omega " y la forma en la que la puerta envuelve la estructura fuente/drenaje, tiene un retardo de puerta de sólo 0,39 picosegundos (ps) para el transistor tipo N. y 0,88 ps para el tipo P.

En 2004, Samsung demostró un diseño "Bulk FinFET", que hizo posible producir dispositivos FinFET en masa. Demostraron una memoria dinámica de acceso aleatorio ( DRAM ) fabricada con un proceso Bulk FinFET de 90  nm . [dieciséis]

En 2011, Intel demostró transistores de tres puertas , donde la puerta rodea el canal en tres lados, lo que permite una mayor eficiencia energética y un menor retardo de puerta (y, por lo tanto, un mayor rendimiento) en comparación con los transistores planos. [27] [28] [29]

Los chips producidos comercialmente a 22 nm o menos generalmente han utilizado diseños de compuerta FinFET (pero existen procesos planos hasta 18 nm, con 12 nm en desarrollo). La variante tri-gate de Intel se anunció en 22 nm en 2011 para su microarquitectura Ivy Bridge . [30] Estos dispositivos se enviaron a partir de 2012. A partir de 2014, en 14 nm (o 16 nm), las principales fundiciones (TSMC, Samsung, GlobalFoundries ) utilizaron diseños FinFET.

En 2013, SK Hynix comenzó la producción comercial en masa de un  proceso de 16 nm, [31] TSMC comenzó la producción de un  proceso FinFET de 16 nm, [32] y Samsung Electronics comenzó la producción de un proceso de 10  nm . [33] TSMC comenzó la producción de un proceso de 7 nm en 2017, [34] y Samsung comenzó la producción de un proceso de 5 nm en 2018. [35] En 2019, Samsung anunció planes para la producción comercial de un proceso GAAFET de 3  nm para 2021. [36] FD-SOI ( silicio completamente empobrecido sobre aislante ) se ha visto como una alternativa potencial de bajo costo a los FinFET . [37]

La producción comercial de memoria semiconductora nanoelectrónica FinFET comenzó en la década de 2010. [1] En 2013, SK Hynix comenzó la producción en masa de memoria flash NAND de 16 nm , [31] y Samsung Electronics comenzó la producción de memoria flash NAND de celda multinivel (MLC) de 10 nm . [33] En 2017, TSMC comenzó la producción de memoria SRAM utilizando un proceso de 7 nm. [34]  

Ver también

Referencias

  1. ^ ab Kamal, Kamal Y. (2022). "La era del silicio: tendencias en la industria de dispositivos semiconductores" (PDF) . Revista de revisión de ciencia y tecnología de la ingeniería . 15 (1): 110-115. doi :10.25103/jestr.151.14. ISSN  1791-2377. S2CID  249074588 . Consultado el 26 de mayo de 2022 .
  2. ^ "¿Qué es Finfet?". Esperanza informática . 26 de abril de 2017 . Consultado el 4 de julio de 2019 .
  3. ^ Shimpi, Anand Lal (4 de mayo de 2011). "Intel anuncia los primeros transistores Tri-Gate 3D de 22 nm, que se enviarán en el segundo semestre de 2011". AnandTech . Consultado el 18 de enero de 2022 .
  4. ^ "Simposio VLSI: TSMC e Imec sobre tecnología de dispositivos y procesos avanzados hacia los 2 nm". 25 de febrero de 2024.
  5. ^ "1960: Demostración del transistor semiconductor de óxido metálico (MOS)". El motor de silicio . Museo de Historia de la Computación . Consultado el 25 de septiembre de 2019 .
  6. ^ Farrah, recursos humanos; Steinberg, RF (febrero de 1967). "Análisis de transistores de película fina de doble puerta". Transacciones IEEE en dispositivos electrónicos . 14 (2): 69–74. Código bibliográfico : 1967ITED...14...69F. doi :10.1109/T-ED.1967.15901.
  7. ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 de febrero de 2003). "Consideración principal sobre el modelado compacto de DG MOSFET con modo de operación de cuatro terminales". Resúmenes de TechConnect . 2 (2003): 330–333. S2CID  189033174.
  8. ^ ab Colinge, JP (2008). FinFET y otros transistores de puertas múltiples. Medios de ciencia y negocios de Springer. págs.11 y 39. ISBN 9780387717517.
  9. ^ Sekigawa, Toshihiro; Hayashi, Yutaka (agosto de 1984). "Características calculadas de voltaje umbral de un transistor XMOS que tiene una puerta inferior adicional". Electrónica de estado sólido . 27 (8): 827–828. Código Bib : 1984SSEle..27..827S. doi :10.1016/0038-1101(84)90036-4. ISSN  0038-1101.
  10. ^ Hisamoto, cavar; Kagá, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (diciembre de 1989). "Un transistor de canal pobre (DELTA) completamente agotado: un novedoso MOSFET SOI vertical ultradelgado". Reunión del Compendio Técnico Internacional sobre Dispositivos Electrónicos . págs. 833–836. doi :10.1109/IEDM.1989.74182. S2CID  114072236.
  11. ^ "Ganadores del premio IEEE Andrew S. Grove". Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Archivado desde el original el 9 de septiembre de 2018 . Consultado el 4 de julio de 2019 .
  12. ^ ab Leobandung, Effendi; Chou, Stephen Y. (1996). "Reducción de efectos de canal corto en MOSFET SOI con ancho de canal de 35 nm y longitud de canal de 70 nm". 1996 Resumen de la 54ª Conferencia Anual de Investigación de Dispositivos . págs. 110-111. doi :10.1109/RDC.1996.546334. ISBN 0-7803-3358-6. S2CID  30066882.
  13. ^ Leobandung, Effendi (junio de 1996). MOSFET a nanoescala y transistores de carga única en SOI (tesis doctoral). Minneapolis, Minnesota: Universidad de Minnesota. pag. 72.
  14. ^ Leobandung, Effendi; Gu, Jian; Guo, Lingjie; Chou, Stephen Y. (1 de noviembre de 1997). "Transistores de efecto de campo semiconductores de óxido metálico, canal de alambre y puerta envolvente con una reducción significativa de los efectos de canal corto". Journal of Vacuum Science & Technology B: Procesamiento, medición y fenómenos de microelectrónica y estructuras nanométricas . 15 (6): 2791–2794. Código Bib : 1997JVSTB..15.2791L. doi : 10.1116/1.589729. ISSN  1071-1023.
  15. ^ "La gran ventaja de los FPGA con tecnología Tri-Gate" (PDF) . Intel . 2014 . Consultado el 4 de julio de 2019 .
  16. ^ ab Tsu-Jae King, Liu (11 de junio de 2012). "FinFET: Historia, fundamentos y futuro". Universidad de California, Berkeley . Simposio sobre Curso Corto de Tecnología VLSI. Archivado desde el original el 28 de mayo de 2016 . Consultado el 9 de julio de 2019 .
  17. ^ Hisamoto, cavar; Hu, Chenming; Liu, Rey Tsu-Jae; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (diciembre de 1998). "Un MOSFET de canal plegado para la era de profundidad inferior a la décima micra". Reunión internacional de dispositivos electrónicos de 1998. Resumen técnico (n.º de catálogo 98CH36217) . págs. 1032-1034. doi :10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. S2CID  37774589.
  18. ^ Hisamoto, cavar; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki (diciembre de 1999). "FinFET sub 50 nm: PMOS" (PDF) . Reunión internacional de dispositivos electrónicos de 1999. Resumen técnico (n.º de catálogo 99CH36318) . págs. 67–70. doi :10.1109/IEDM.1999.823848. ISBN 0-7803-5410-9. S2CID  7310589. Archivado desde el original (PDF) el 6 de junio de 2010 . Consultado el 25 de septiembre de 2019 .
  19. ^ Hu, Chenming ; Choi, Yang-Kyu; Lindert, N.; Xuan, P.; Tang, S.; Tenía.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (diciembre de 2001). "Tecnologías FinFET CMOS sub-20 nm". Encuentro Internacional de Dispositivos Electrónicos. Resumen técnico (Nº de cat. 01CH37224) . págs. 19.1.1–19.1.4. doi :10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3. S2CID  8908553.
  20. ^ Ahmed, tímidamente; Bell, Scott; Tabery, Ciro; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Rey Tsu-Jae; Yu, Bin; Chang, Leland (diciembre de 2002). "Escalado FinFET a una longitud de puerta de 10 nm" (PDF) . Digerir. Encuentro Internacional de Dispositivos Electrónicos . págs. 251-254. CiteSeerX 10.1.1.136.3757 . doi :10.1109/IEDM.2002.1175825. ISBN  0-7803-7462-2. S2CID  7106946. Archivado desde el original (PDF) el 27 de mayo de 2020 . Consultado el 25 de septiembre de 2019 .
  21. ^ Hisamoto, cavar; Hu, Chenming ; Bokor, J.; Rey, Tsu-Jae; Anderson, E.; et al. (Diciembre de 2000). "FinFET: un MOSFET de doble puerta autoalineado escalable a 20 nm". Transacciones IEEE en dispositivos electrónicos . 47 (12): 2320–2325. Código bibliográfico : 2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 . doi : 10.1109/16.887014. 
  22. ^ Hisamoto, cavar; Hu, Chenming ; Huang, Xuejue; Lee, Wen-Chin; Kuo, Carlos; et al. (mayo de 2001). "FinFET de canal P sub-50 nm" (PDF) . Transacciones IEEE en dispositivos electrónicos . 48 (5): 880–886. Código Bib : 2001ITED...48..880H. doi : 10.1109/16.918235.
  23. ^ "Still Room at the Bottom. (Transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)", Nanoparticle News , 1 de abril de 2006, archivado desde el original el 6 de noviembre de 2012 , consultado el 6 de julio de 2019.
  24. ^ Lee, Hyunjin; et al. (2006). "FinFET de puerta integral de sub-5 nm para una escala máxima". Simposio de 2006 sobre tecnología VLSI, 2006. Compendio de artículos técnicos . págs. 58–59. doi :10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN 978-1-4244-0005-8. S2CID  26482358.
  25. ^ Rostami, M.; Mohanram, K. (2011). "FinFET de puerta independiente de doble V para circuitos lógicos de baja potencia" (PDF) . Transacciones IEEE sobre diseño asistido por computadora de circuitos y sistemas integrados . 30 (3): 337–349. doi :10.1109/TCAD.2010.2097310. hdl : 1911/72088 . S2CID  2225579.
  26. ^ "Cómo el padre de los FinFET ayudó a salvar la ley de Moore: Chenming Hu, ganador de la Medalla de Honor del IEEE 2020, llevó los transistores a la tercera dimensión". Espectro IEEE . 21 de abril de 2020 . Consultado el 27 de diciembre de 2021 .
  27. ^ Bohr, Marcos; Mistry, Kaizad (mayo de 2011). "La revolucionaria tecnología de transistores de 22 nm de Intel" (PDF) . intel.com . Consultado el 18 de abril de 2018 .
  28. ^ Grabham, Dan (6 de mayo de 2011). "Transistores Tri-Gate de Intel: todo lo que necesita saber". TecnologíaRadar . Consultado el 19 de abril de 2018 .
  29. ^ Bohr, Mark T.; Joven, Ian A. (2017). "Tendencias de escalamiento de CMOS y más". Micro IEEE . 37 (6): 20–29. doi :10.1109/MM.2017.4241347. S2CID  6700881. La siguiente gran innovación en transistores fue la introducción de transistores FinFET (tri-gate) en la tecnología de 22 nm de Intel en 2011.
  30. ^ "Tecnología de transistores Intel 3-D Tri-Gate de 22 nm". Sala de prensa de Intel .
  31. ^ ab "Historia: década de 2010". SK Hynix . Archivado desde el original el 17 de mayo de 2021 . Consultado el 8 de julio de 2019 .
  32. ^ "Tecnología de 16/12 nm". TSMC . Consultado el 30 de junio de 2019 .
  33. ^ ab "Samsung produce en masa flash MLC NAND de 3 bits y 128 Gb". Hardware de Tom . 11 de abril de 2013. Archivado desde el original el 21 de junio de 2019 . Consultado el 21 de junio de 2019 .
  34. ^ ab "Tecnología de 7 nm". TSMC . Consultado el 30 de junio de 2019 .
  35. ^ Shilov, Antón. "Samsung completa el desarrollo de la tecnología de proceso EUV de 5 nm". www.anandtech.com . Consultado el 31 de mayo de 2019 .
  36. ^ Armasu, Lucian (11 de enero de 2019), "Samsung planea la producción en masa de chips GAAFET de 3 nm en 2021", www.tomshardware.com
  37. ^ "Samsung, GF Rampa FD-SOI". 27 de abril de 2018.

enlaces externos