La gama CDC Cyber de supercomputadoras de tipo mainframe fueron los productos principales de Control Data Corporation (CDC) durante las décadas de 1970 y 1980. En su época, eran la arquitectura informática elegida para la informática científica y matemática intensiva. Se utilizaron para modelar el flujo de fluidos, análisis de tensión en ciencias de materiales, análisis de mecanizado electroquímico, [1] análisis probabilístico, [2] computación energética y académica, [3] modelado de protección contra la radiación, [4] y otras aplicaciones. La gama también incluía las minicomputadoras Cyber 18 y Cyber 1000 . Al igual que su predecesor, el CDC 6600 , eran inusuales al utilizar la representación binaria en complemento a unos .
La línea Cyber incluía cinco series diferentes de computadoras:
Dirigidas principalmente a aplicaciones de oficina de gran tamaño en lugar de las tareas tradicionales de supercomputadoras, algunas de las máquinas Cyber incluían instrucciones vectoriales básicas para mayor rendimiento en las funciones tradicionales de CDC.
Las arquitecturas Cyber 70 y 170 fueron sucesoras de las series anteriores CDC 6600 y CDC 7600 y, por lo tanto, compartían casi todas las características de la arquitectura anterior. La serie Cyber-70 es una actualización menor de los sistemas anteriores. El Cyber-73 tenía en gran medida el mismo hardware que el CDC 6400, con la adición de una unidad de comparación y movimiento (CMU). Las instrucciones de CMU aceleraron la comparación y el movimiento de datos de caracteres de 6 bits sin alineación de palabras. El Cyber-73 se puede configurar con una o dos CPU. La versión de doble CPU reemplazó al CDC 6500. Como fue el caso del CDC 6200, CDC también ofreció un Cyber-72. El Cyber-72 tenía hardware idéntico al Cyber-73, pero agregó ciclos de reloj adicionales a cada instrucción para ralentizarlo. Esto permitió a CDC ofrecer una versión de menor rendimiento a un precio más bajo sin la necesidad de desarrollar hardware nuevo. También podría entregarse con CPU duales. El Cyber 74 era una versión actualizada del CDC 6600. [5] El Cyber 76 era esencialmente un CDC 7600 renombrado . Ni el Cyber-74 ni el Cyber-76 tenían instrucciones CMU.
La serie Cyber-170 representó el paso de los CDC de componentes electrónicos discretos y memoria central a circuitos integrados y memoria semiconductora . Los 172, 173 y 174 utilizan circuitos integrados y memoria semiconductora, mientras que el 175 utiliza transistores discretos de alta velocidad. [6] La serie Cyber-170/700 es una actualización de finales de la década de 1970 de la línea Cyber-170.
El procesador central (CPU) y la memoria central (CM) operaban en unidades de palabras de 60 bits . En la jerga de los CDC, el término "byte" se refería a entidades de 12 bits (que coincidían con el tamaño de palabra utilizado por los procesadores periféricos). Los caracteres eran de seis bits, los códigos de operación eran de seis bits y las direcciones de la memoria central eran de 18 bits. Las instrucciones del procesador central eran de 15 o 30 bits. El direccionamiento de 18 bits inherente a la serie Cyber 170 imponía un límite de 262.144 (256K) palabras de memoria principal, que es memoria semiconductora en esta serie. El procesador central no tiene instrucciones de E/S y depende de las unidades de procesador periférico (PP) para realizar E/S.
Un sistema Cyber 170-series consta de una o dos CPU que funcionan a 25 o 40 MHz y está equipado con 10, 14, 17 o 20 procesadores periféricos (PP) y hasta 24 canales de alto rendimiento para alto rendimiento. velocidad de E/S . Debido a los tiempos de referencia de memoria relativamente lentos de la CPU (en algunos modelos, las instrucciones de referencia de memoria eran más lentas que las divisiones de punto flotante), las CPU de gama alta (por ejemplo, Cyber-74, Cyber-76, Cyber-175 y Cyber -176) están equipados con ocho o doce palabras de memoria de alta velocidad que se utilizan como caché de instrucciones. Cualquier bucle que quepa en el caché (que generalmente se llama in-stack ) se ejecuta muy rápido, sin hacer referencia a la memoria principal para buscar instrucciones. Los modelos de gama baja no contienen una pila de instrucciones. Sin embargo, dado que se incluyen hasta cuatro instrucciones en cada palabra de 60 bits, cierto grado de captación previa es inherente al diseño.
Al igual que los sistemas anteriores, la serie Cyber 170 tiene ocho registros de direcciones de 18 bits (A0 a A7), ocho registros de índice de 18 bits (B0 a B7) y ocho registros de operandos de 60 bits (X0 a X7). Siete de los registros A están vinculados a su registro X correspondiente. La configuración de A1 a A5 lee esa dirección y la recupera en el registro X1 a X5 correspondiente. Asimismo, al configurar el registro A6 o A7 se escribe el registro X6 o X7 correspondiente en la memoria central en la dirección escrita en el registro A. A0 es efectivamente un registro borrador.
Las CPU de gama alta constaban de múltiples unidades funcionales (por ejemplo, desplazamiento, incremento, suma flotante) que permitían cierto grado de ejecución paralela de instrucciones. Este paralelismo permite a los programadores de ensamblaje minimizar los efectos del lento tiempo de recuperación de la memoria del sistema al obtener previamente datos de la memoria central mucho antes de que se necesiten. Al entrelazar instrucciones independientes entre la instrucción de recuperación de memoria y las instrucciones que manipulan el operando recuperado, el tiempo ocupado por la recuperación de memoria se puede utilizar para otros cálculos. Con esta técnica, junto con la elaboración artesanal de bucles ajustados que encajan dentro de la pila de instrucciones, un programador experto en ensamblaje Cyber puede escribir código extremadamente eficiente que aproveche al máximo la potencia del hardware.
El subsistema procesador periférico utiliza una técnica conocida como barril y ranura para compartir la unidad de ejecución; cada PP tenía su propia memoria y registros, pero el propio procesador (la ranura) ejecutaba una instrucción de cada PP (el barril). Ésta es una forma tosca de multiprogramación de hardware . Los procesadores periféricos tienen 4096 bytes de palabras de memoria de 12 bits y un registro acumulador de 18 bits. Cada PP tiene acceso a todos los canales de E/S y a toda la memoria central (CM) del sistema además de la propia memoria del PP. El conjunto de instrucciones PP carece, por ejemplo, de amplias capacidades aritméticas y no ejecuta código de usuario; El propósito del subsistema de procesador periférico es procesar E/S y así liberar las unidades de procesador central más potentes para ejecutar cálculos de usuario.
Una característica de las CPU Cyber inferiores es la Unidad de movimiento de comparación (CMU). Proporciona cuatro instrucciones adicionales destinadas a ayudar en las aplicaciones de procesamiento de texto. En una desviación inusual del resto de las instrucciones de 15 y 30 bits, estas son instrucciones de 60 bits (tres en realidad usan los 60 bits, las otras usan 30 bits, pero su alineación requiere el uso de 60 bits). Las instrucciones son: mover una cadena corta, mover una cadena larga, comparar cadenas y comparar una cadena clasificada. Operan en campos de seis bits (numerados del 1 al 10) en la memoria central. Por ejemplo, una sola instrucción puede especificar "mover la cadena de 72 caracteres que comienza en la palabra 1000 carácter 3 a la ubicación 2000 carácter 9". El hardware CMU no está incluido en las CPU Cyber de gama alta, porque los bucles codificados manualmente podrían ejecutarse tan rápido o más rápido que las instrucciones de la CMU.
Los sistemas posteriores suelen ejecutar el NOS (sistema operativo de red) de CDC. La versión 1 de NOS continuó actualizándose hasta aproximadamente 1981; La versión 2 de NOS se lanzó a principios de 1982, con la versión final 2.8.7 PSR 871, entregada en diciembre de 1997, que continúa teniendo correcciones de errores menores no oficiales, mitigación del año 2000, etc. en apoyo de DtCyber. Además de NOS, los únicos otros sistemas operativos comúnmente utilizados en la serie 170 fueron NOS/BE o su predecesor SCOPE , un producto de la división Sunnyvale de CDC. Estos sistemas operativos proporcionan tiempo compartido de aplicaciones interactivas y por lotes. El predecesor de NOS fue Kronos , que fue de uso común hasta 1975 aproximadamente. Debido a la fuerte dependencia de las aplicaciones desarrolladas del conjunto de caracteres de la instalación particular, muchas instalaciones optaron por ejecutar sistemas operativos más antiguos en lugar de convertir sus aplicaciones. Otras instalaciones parchearían las versiones más nuevas del sistema operativo para utilizar el conjunto de caracteres más antiguo para mantener la compatibilidad de las aplicaciones.
El desarrollo de Cyber 180 comenzó en el Laboratorio de Sistemas Avanzados, una empresa de desarrollo conjunta de CDC/NCR que comenzó en 1973 y está ubicada en Escondido, California. La familia de máquinas se llamó originalmente Línea de productos integrada (IPL) y estaba destinada a ser un reemplazo de memoria virtual para las líneas de productos NCR 6150 y CDC Cyber 70. El sistema IPL también se denominó Cyber 80 en los documentos de desarrollo. El lenguaje de escritura de software (SWL), un lenguaje de alto nivel similar a Pascal , se desarrolló para el proyecto con la intención de que todos los lenguajes y el sistema operativo (IPLOS) se escribieran en SWL. Posteriormente, SWL pasó a llamarse PASCAL-X y finalmente se convirtió en Cybil . La empresa conjunta se abandonó en 1976, y CDC continuó el desarrollo del sistema y cambió el nombre de Cyber 80 a Cyber 180. Las primeras máquinas de la serie se anunciaron en 1982 y el anuncio del producto para el sistema operativo NOS/VE se produjo en 1983.
A medida que el mundo de la informática se estandarizó a un tamaño de bytes de ocho bits , los clientes de CDC comenzaron a presionar para que las máquinas Cyber hicieran lo mismo. El resultado fue una nueva serie de sistemas que podían funcionar tanto en modo de 60 como de 64 bits. El sistema operativo de 64 bits se llamó NOS/VE y admitía las capacidades de memoria virtual del hardware. Los sistemas operativos más antiguos de 60 bits, NOS y NOS/BE , podían ejecutarse en un espacio de direcciones especial para compatibilidad con los sistemas más antiguos.
Las verdaderas máquinas de modo 180 son procesadores microcodificados que pueden admitir ambos conjuntos de instrucciones simultáneamente. Su hardware es completamente diferente al de las máquinas 6000/70/170 anteriores. El pequeño paquete de intercambio de 170 modos se asignó al paquete de intercambio mucho más grande de 180 modos; dentro del paquete de intercambio de modo 180, hay un identificador de máquina virtual (VMID) que determina si se ejecuta el conjunto de instrucciones 180 en complemento a dos de 8/16/64 bits o el conjunto de instrucciones 170 en complemento a unos de 12/60 bits.
Había tres verdaderos 180 en la alineación inicial, con nombres en código P1, P2, P3. P2 y P3 eran diseños más grandes refrigerados por agua. El P2 fue diseñado en Mississauga , Ontario , por el mismo equipo que luego diseñó el P1 más pequeño, y el P3 fue diseñado en Arden Hills, Minnesota . El P1 era un novedoso gabinete de 60 placas refrigerado por aire diseñado por un grupo en Mississauga; el P1 funcionaba con una corriente de 60 Hz (no se necesitaban grupos motogeneradores). También se estaba desarrollando un cuarto modelo 180 990 de alta gama (con nombre en código THETA) en Arden Hills.
Las 180 se comercializaron inicialmente como máquinas 170/8xx sin mencionar el nuevo sistema de 8/64 bits en su interior. Sin embargo, el programa de control principal es un programa de 180 modos conocido como Interfaz Ambiental (EI). El sistema operativo 170 (NOS) utilizaba una página única, grande y fija dentro de la memoria principal. Había algunas pistas que un usuario alerta podía captar, como el mensaje "construyendo tablas de páginas" que parpadeaba en la consola del operador al inicio y paneles de inicio muerto con 16 (en lugar de 12) interruptores de palanca por palabra PP en el P2 y P3.
Los procesadores periféricos en los verdaderos 180 son siempre máquinas de 16 bits y el bit de signo determina si se está ejecutando una instrucción PP de 16/64 bits o de 12/60 bits. Las instrucciones de E/S de una sola palabra en los PP son siempre instrucciones de 16 bits, por lo que en el inicio, los PP pueden configurar el entorno adecuado para ejecutar tanto EI plus NOS como el software de modo 170 existente del cliente. Para ocultar este proceso al cliente, a principios de la década de 1980, CDC dejó de distribuir el código fuente de su paquete Deadstart Diagnostic Sequence (DDS) y lo convirtió en el paquete propietario Common Tests & Inicialization (CTI).
La alineación inicial de 170/800 era: 170/825 (P1), 170/835 (P2), 170/855 (P3), 170/865 y 170/875. El 825 se lanzó inicialmente después de que se agregaron algunos bucles de retardo a su microcódigo; parecía que la gente de diseño en Toronto lo había hecho demasiado bien y estaba demasiado cerca del P2 en rendimiento. Los modelos 865 y 875 fueron renovados con cabezales 170/760 (uno o dos procesadores con unidades funcionales paralelas estilo 6600/7600) con memorias más grandes. El 865 usaba memoria 170 normal; el 875 tomó su memoria de procesador principal más rápida de la línea Cyber 205 .
Uno o dos años después del lanzamiento inicial, CDC anunció las verdaderas capacidades de la serie 800 a sus clientes, y los verdaderos 180 fueron reetiquetados como 180/825 (P1), 180/835 (P2) y 180/855 (P3). ). En algún momento, se introdujo el modelo 815 con el microcódigo retrasado y el microcódigo más rápido se restauró en el modelo 825. Finalmente, el THETA se lanzó como Cyber 990 .
En 1974, CDC introdujo la arquitectura STAR . El STAR es un diseño completamente nuevo de 64 bits con memoria virtual e instrucciones de procesamiento vectorial agregadas para un alto rendimiento en una determinada clase de tareas matemáticas. La canalización vectorial de STAR es una canalización de memoria a memoria , que admite longitudes de vectores de hasta 65.536 elementos. Las latencias del canal de vectores son muy largas, por lo que la velocidad máxima sólo se alcanza cuando se utilizan vectores muy largos. El procesador escalar se simplificó deliberadamente para dejar espacio para el procesador vectorial y es relativamente lento en comparación con el CDC 7600 . Como tal, el STAR original resultó ser una gran decepción cuando se lanzó (ver Ley de Amdahl ). Las mejores estimaciones afirman que se entregaron tres sistemas STAR-100.
Parecía que todos los problemas del STAR tenían solución. A finales de la década de 1970, los CDC abordaron algunos de estos problemas con el Cyber 203 . El nuevo nombre se mantuvo con su nueva marca, y quizás para distanciarse del fracaso de STAR. El Cyber 203 contiene procesamiento escalar rediseñado y diseño de E/S débilmente acoplado, [a] pero conserva la canalización vectorial del STAR. Las mejores estimaciones afirman que se entregaron o actualizaron dos Cyber 203 desde los STAR-100.
En 1980 se anunció el sucesor del Cyber 203, el Cyber 205 . [7] La Oficina Meteorológica del Reino Unido en Bracknell , Inglaterra, fue el primer cliente y recibió su Cyber 205 en 1981. El Cyber 205 reemplaza la tubería vectorial STAR con tuberías vectoriales rediseñadas: tanto las unidades escalares como las vectoriales utilizan circuitos integrados de matriz de compuertas ECL y están refrigeradas. con freón . Los sistemas Cyber 205 estaban disponibles con dos o cuatro tuberías vectoriales, y la versión de cuatro tuberías entregaba teóricamente 400 MFLOP de 64 bits y 800 MFLOP de 32 bits. Estas velocidades rara vez se ven en la práctica, excepto en el lenguaje ensamblador artesanal . Los circuitos integrados de matriz de puertas ECL contienen 168 puertas lógicas cada uno, [8] y las redes del árbol de reloj se sintonizan mediante un ajuste de longitud coaxial hecho a mano. El conjunto de instrucciones se consideraría V- CISC (conjunto de instrucciones muy complejo) entre los procesadores modernos. Muchas operaciones especializadas facilitan búsquedas de hardware, matemáticas matriciales e instrucciones especiales que permiten el descifrado.
El Cyber 205 original pasó a llamarse Cyber 205 Serie 400 en 1983 cuando se presentó el Cyber 205 Serie 600. La Serie 600 difiere en la tecnología de memoria y el empaque, pero por lo demás es la misma. Se instaló un único Cyber 205 de cuatro tubos. Todos los demás sitios parecen ser instalaciones de dos tuberías y el recuento final está por determinar.
La arquitectura Cyber 205 evolucionó hasta convertirse en ETA10 cuando el equipo de diseño se escindió en ETA Systems en septiembre de 1983. Un desarrollo final fue el Cyber 250, cuyo lanzamiento estaba previsto para 1987 con un precio de 20 millones de dólares; Más tarde pasó a llamarse ETA30 después de que ETA Systems fuera absorbido nuevamente por CDC.
Cada Cyberplus (también conocido como procesador flexible avanzado, AFP) es un procesador de 16 bits con capacidades opcionales de punto flotante de 64 bits y tiene 256 K o 512 K palabras de memoria de 64 bits. El AFP fue el sucesor del Procesador Flexible (FP), cuyo diseño comenzó en 1972 bajo circunstancias de proyecto negro destinado al procesamiento de datos de imágenes fotográficas y de radar. [10] La unidad de control de FP contaba con una red de hardware para la ejecución de microinstrucción condicional , con cuatro registros de máscara y un registro de retención de condición; Tres bits en el formato de microinstrucción seleccionan entre casi 50 condiciones para determinar la ejecución, incluida la señal de resultado y el desbordamiento, las condiciones de E/S y el control de bucle. [11]
En 1986 estaban operativas al menos 21 instalaciones multiprocesador Cyberplus . Estos sistemas de procesamiento paralelo incluyen de 1 a 256 procesadores Cyberplus que proporcionan 250 MFLOPS cada uno, que están conectados a un sistema Cyber existente a través de una arquitectura de interconexión de memoria directa (MIA), que estaba disponible en NOS. 2.2 para los modelos Cyber 170/835, 845, 855 y 180/990.
Físicamente, cada unidad de procesador Cyberplus tenía el tamaño típico de un módulo de mainframe, similar a los sistemas Cyber 180, [12] y el ancho exacto dependía de si estaba instalada la FPU opcional y pesaba aproximadamente 1 tonelada .
Algunos sitios que utilizaron Cyberplus fueron la Universidad de Georgia y la Gesellschaft für Trendanalysen (GfTA) ( Asociación para el Análisis de Tendencias ) en Alemania.
Un sistema Cyberplus de 256 procesadores completamente configurado tendría un rendimiento teórico de 64 GFLOPS y pesaría alrededor de 256 toneladas. Se decía que un sistema de nueve unidades era capaz de realizar análisis comparativos (incluidas convoluciones de preprocesamiento) en imágenes de 1 megapíxel a una velocidad de un par de imágenes por segundo.
El Cyber 18 es un miniordenador de 16 bits que fue sucesor del miniordenador CDC 1700 . Se utilizó principalmente en entornos de tiempo real. Una aplicación digna de mención es la base del 2550, un procesador de comunicaciones utilizado por las computadoras centrales de la serie CDC 6000 y Cyber 70/Cyber 170. El 2550 era un producto de la División de Sistemas de Comunicaciones de los CDC, en Santa Ana, California (STAOPS). STAOPS también produjo otro procesador de comunicaciones (CP), utilizado en redes alojadas en mainframes IBM. Este M1000 CP, posteriormente rebautizado como C1000, provino de una adquisición de Marshall MDM Communications. Se añadió un conjunto de tres placas al Cyber 18 para crear el 2550.
El Cyber 18 fue programado generalmente en Pascal y lenguaje ensamblador ; FORTRAN , BASIC y RPG II también estaban disponibles. Los sistemas operativos incluían RTOS (sistema operativo en tiempo real), MSOS 5 (sistema operativo de almacenamiento masivo) y TIMESHARE 3 ( sistema de tiempo compartido ).
"Cyber 18-17" era sólo un nuevo nombre para el System 17, basado en el procesador 1784. Otros Cyber 18 (Cyber 18-05, 18-10, 18-20 y 18-30) tenían procesadores microprogramables con hasta 128.000 palabras de memoria, cuatro registros generales adicionales y un conjunto de instrucciones mejorado. El Cyber 18-30 tenía procesadores duales. Se creó una versión especial del Cyber 18, conocida como MP32, de 32 bits en lugar de 16 bits, para la Agencia de Seguridad Nacional para el trabajo de criptoanálisis. El MP32 tenía el paquete de biblioteca de ejecución matemática Fortran integrado en su microcódigo. La Unión Soviética intentó comprar varios de estos sistemas y estaban en construcción cuando el gobierno de Estados Unidos canceló el pedido. Las piezas del MP32 fueron absorbidas por la producción del Cyber 18. Uno de los usos del Cyber 18 fue monitorear el oleoducto de Alaska.
El M1000/C1000, posteriormente rebautizado como Cyber 1000, se utilizó como sistema de almacenamiento y reenvío de mensajes utilizado por el Sistema de la Reserva Federal. Bell Telephone utilizó una versión del Cyber 1000 sin el disco duro. Este era un procesador RISC ( computadora con conjunto de instrucciones reducido ). Una versión mejorada conocida como Cyber 1000-2 con el subsistema de terminación de línea agregó 256 microprocesadores Zilog Z80 . Las Bell Operating Companies compraron una gran cantidad de estos sistemas a mediados y finales de la década de 1980 para comunicaciones de datos. A finales de la década de 1980, se lanzó el XN10 con un procesador mejorado (se agregó una instrucción de acceso directo a la memoria), así como una reducción de tamaño de dos gabinetes a uno. El XN20 era una versión mejorada del XN10 con un tamaño mucho más pequeño. El subsistema de terminación de línea fue rediseñado para utilizar el microprocesador Z180 mejorado (la tarjeta controladora de búfer, la tarjeta controladora de línea programable y dos tarjetas de interfaz de línea de comunicación se incorporaron en una sola tarjeta). El XN20 estaba en etapa de preproducción cuando se cerró la División de Sistemas de Comunicación en 1992.
Jack Ralph fue el arquitecto jefe de los sistemas Cyber 1000-2, XN-10 y XN-20. Dan Nay fue el ingeniero jefe del XN-20.
