La serie CDC 6000 es una familia descontinuada de computadoras centrales fabricadas por Control Data Corporation en la década de 1960. [1] Estaba formado por las computadoras CDC 6200, [2] CDC 6300, CDC 6400, CDC 6500, [3] CDC 6600 y CDC 6700 [4] , todas extremadamente rápidas y eficientes para su época. Cada uno es una computadora digital grande , de estado sólido y de uso general que realiza procesamiento de datos científicos y comerciales, así como tareas de multiprogramación , multiprocesamiento , entrada remota de trabajos , tiempo compartido y gestión de datos bajo el control del sistema operativo llamado SCOPE. (Control de Supervisión de la Ejecución del Programa). [5] [6] [7] En 1970 [8] también existía un sistema operativo orientado al tiempo compartido llamado KRONOS. [9] Formaron parte de la primera generación de supercomputadoras . [10] El 6600 fue el buque insignia de la serie 6000 de Control Data. [11] [12]
Las computadoras de la serie CDC 6000 se componen de cuatro dispositivos funcionales principales:
La serie 6000 tiene una arquitectura distribuida.
Los miembros de la familia se diferencian principalmente por el número y tipo de procesador(es) central(es): [17]
Ciertas características y nomenclatura también se utilizaron en la serie CDC 3000 anterior :
La única máquina de la serie CDC 6000 que funciona actualmente (a partir de 2018), una 6500, ha sido restaurada por Living Computers: Museum + Labs [21] Fue construida en 1967 y utilizada por la Universidad Purdue hasta 1989, cuando fue desmantelada y luego entregada a el Museo de Industria y Tecnología de Chippewa Falls antes de ser comprado por Paul Allen para LCM+L. [22]
El primer miembro de la serie CDC 6000 fue el superordenador CDC 6600 , diseñado por Seymour Cray y James E. Thornton [23] en Chippewa Falls, Wisconsin . Fue introducido en septiembre de 1964 y realiza hasta tres millones de instrucciones por segundo, tres veces más rápido que IBM Stretch , el campeón de velocidad durante los dos años anteriores. [24] [25] Siguió siendo la máquina más rápida durante cinco años hasta que se lanzó la CDC 7600 . [26] La máquina se enfría con refrigerante freón .
Control Data fabricó alrededor de 100 máquinas de este tipo, [27] y se vendió entre 6 y 10 millones de dólares cada una.
El siguiente sistema que se introdujo fue el CDC 6400, entregado en abril de 1966. El procesador central 6400 es una implementación más lenta y menos costosa con procesamiento en serie, en lugar de las unidades funcionales paralelas del 6600. Todos los demás aspectos del 6400 son idénticos a los del 6600. Luego siguió una máquina con procesadores centrales duales estilo 6400, el CDC 6500, diseñado principalmente por James E. Thornton, en octubre de 1967. Y finalmente, el CDC 6700, con ambos La CPU estilo 6600 y la CPU estilo 6400 se lanzaron en octubre de 1969.
Las opciones de ediciones especiales posteriores se desarrollaron a medida para la serie, que incluyen:
En todos los ordenadores de la serie CDC 6000, el procesador central se comunica con alrededor de siete programas ( trabajos ) activos simultáneamente, que residen en la memoria central. Las instrucciones de estos programas se leen en los registros del procesador central y el procesador central las ejecuta a intervalos programados. Luego, los resultados se devuelven a la memoria central.
La información se almacena en la memoria central en forma de palabras. La longitud de cada palabra es de 60 dígitos binarios ( bits ). Los mecanismos altamente eficientes de control de datos y direcciones involucrados permiten que una palabra entre o salga de la memoria central en tan solo 100 nanosegundos.
Una unidad de almacenamiento central extendida (ECS) proporciona almacenamiento de memoria adicional y mejora las potentes capacidades informáticas de las computadoras de la serie CDC 6000. La unidad contiene bancos centrales entrelazados, cada uno con una palabra ECS (488 bits) de ancho y un búfer de 488 bits para cada banco. Si bien nominalmente es más lento que CM, ECS incluía un búfer (caché) que en algunas aplicaciones le daba a ECS un mejor rendimiento que CM. Sin embargo, con un patrón de referencia más común, el CM fue aún más rápido.
El procesador central es la unidad aritmética de alta velocidad que funciona como el caballo de batalla de la computadora. Realiza operaciones lógicas de suma, resta y todas las instrucciones de multiplicación, división, incremento, indexación y bifurcación para programas de usuario. Tenga en cuenta que en la arquitectura CDC 6000, la unidad central de procesamiento no realiza operaciones de entrada/salida (E/S). La entrada/salida es totalmente asíncrona y se realiza mediante procesadores periféricos.
Una CPU de la serie 6000 contiene 24 registros operativos , denominados X0–X7, A0–A7 y B0–B7. Los ocho registros X tienen cada uno una longitud de 60 bits y se utilizan para la mayor parte de la manipulación de datos, tanto de números enteros como de punto flotante. Los ocho registros B tienen 18 bits de longitud y generalmente se utilizan para indexación y almacenamiento de direcciones. El registro B0 está programado para devolver siempre 0. Por convención de software, el registro B1 generalmente se establece en 1. (Esto a menudo permite el uso de instrucciones de 15 bits en lugar de instrucciones de 30 bits). Los ocho registros A de 18 bits son 'acoplados' a sus registros X correspondientes: establecer una dirección en cualquiera de los registros A1 a A5 provoca una carga de memoria del contenido de esa dirección en los registros X correspondientes. Del mismo modo, establecer una dirección en los registros A6 y A7 provoca un almacenamiento de memoria en esa ubicación en la memoria desde X6 o X7. Los registros A0 y X0 no están acoplados de esta manera, por lo que pueden usarse como registros reutilizables. Sin embargo, A0 y X0 se utilizan cuando se aborda el almacenamiento central extendido (ECS) de CDC.
Las instrucciones tienen una longitud de 15 o 30 bits, por lo que puede haber hasta cuatro instrucciones por palabra de 60 bits . Una palabra de 60 bits puede contener cualquier combinación de instrucciones de 15 y 30 bits que quepan dentro de la palabra, pero una instrucción de 30 bits no puede pasar a la siguiente palabra. Los códigos de operación tienen seis bits de longitud. El resto de la instrucción son tres campos de registro de tres bits (dos operandos y un resultado) o dos registros con una constante inmediata de 18 bits . Todas las instrucciones son "registrarse para registrarse". Por ejemplo, el siguiente código COMPASS (lenguaje ensamblador) carga dos valores de la memoria, realiza una suma de enteros de 60 bits y luego almacena el resultado:
SA1 X CONFIGURAR EL REGISTRO A1 EN LA DIRECCIÓN DE X; CARGA X1 DESDE ESA DIRECCIÓNSA2 Y CONFIGURAR EL REGISTRO A2 EN LA DIRECCIÓN DE Y; CARGA X2 DESDE ESA DIRECCIÓNIX6 X1+X2 ENTERO LARGO SUMA LOS REGISTROS X1 Y X2, RESULTA EN X6SA6 A1 CONFIGURAR EL REGISTRO A6 EN (A1); TIENDAS DE X6 A X; POR LO TANTO, X += Y
El procesador central utilizado en la serie CDC 6400 contiene un elemento aritmético unificado que realiza una instrucción de máquina a la vez. Dependiendo del tipo de instrucción, una instrucción puede tomar desde cinco ciclos de reloj para aritmética de enteros de 18 bits hasta hasta 68 ciclos de reloj (recuento de población de 60 bits). El CDC 6500 es idéntico al 6400, pero incluye dos CPU 6400 idénticas. Por lo tanto, el CDC 6500 puede casi duplicar el rendimiento computacional de la máquina, aunque el rendimiento de E/S todavía está limitado por la velocidad de los dispositivos de E/S externos atendidos por los mismos 10 PP/12 canales. Muchos clientes de CDC trabajaron en problemas relacionados con la computación.
La computadora CDC 6600, al igual que la CDC 6400, tiene un solo procesador central. Sin embargo, su procesador central ofrece una eficiencia mucho mayor. El procesador está dividido en 10 unidades funcionales individuales , cada una de las cuales fue diseñada para un tipo específico de operación. Las 10 unidades funcionales pueden funcionar simultáneamente, cada una trabajando en su propia operación. Las unidades de función proporcionadas son: rama, booleano, desplazamiento, suma de enteros largos, suma de punto flotante , división de punto flotante, dos multiplicadores de punto flotante y dos unidades de incremento (suma de enteros de 18 bits). Las latencias de las unidades funcionales están entre tres ciclos de reloj para la suma incremental y 29 ciclos de reloj para la división de punto flotante.
El procesador 6600 puede emitir una nueva instrucción en cada ciclo de reloj, suponiendo que estuvieran disponibles varios recursos del procesador (unidad funcional, registro). Estos recursos son rastreados mediante un mecanismo de marcador . También contribuye a mantener alta la tasa de emisión una pila de instrucciones , que almacena en caché el contenido de ocho palabras de instrucción (32 instrucciones cortas o 16 instrucciones largas, o una combinación). Los bucles pequeños pueden residir completamente dentro de la pila, lo que elimina la latencia de la memoria en la recuperación de instrucciones.
Tanto la CPU 6400 como la 6600 tienen un tiempo de ciclo de 100 ns (10 MHz). Debido a la naturaleza serial de la CPU 6400, su velocidad exacta depende en gran medida de la combinación de instrucciones, pero generalmente es alrededor de 1 MIPS . Las sumas en punto flotante son bastante rápidas con 11 ciclos de reloj, sin embargo, la multiplicación en punto flotante es muy lenta con 57 ciclos de reloj. Por lo tanto, su velocidad de punto flotante dependerá en gran medida de la combinación de operaciones y puede ser inferior a 200 kFLOPS . El 6600 es más rápido. Con una buena programación de instrucciones del compilador, la máquina puede acercarse a su pico teórico de 10 MIPS. Las sumas de punto flotante toman cuatro ciclos de reloj y las multiplicaciones de punto flotante toman 10 relojes (pero hay dos unidades funcionales multiplicadoras, por lo que se pueden procesar dos operaciones al mismo tiempo). Por lo tanto, el 6600 puede tener una velocidad máxima de punto flotante de 2-3 MFLOPS.
La computadora CDC 6700 combina características de las otras tres computadoras. Al igual que el CDC 6500, dispone de dos procesadores centrales. Uno es un procesador central CDC 6400/CDC 6500 con la sección aritmética unificada; el otro es el procesador central CDC 6600, más eficiente. La combinación convierte al CDC 6700 en el más rápido y potente de la serie CDC 6000.
El procesador central comparte el acceso a la memoria central con hasta diez procesadores periféricos (PP). Cada procesador periférico es una computadora individual con su propia memoria de 1 μs de palabras 4K de 12 bits. [15] : p.4-2 (Son algo similares a las minicomputadoras CDC 160A , y comparten la longitud de palabra de 12 bits y partes del conjunto de instrucciones).
Si bien los PP fueron diseñados como una interfaz para los 12 canales de E/S , partes del sistema operativo Chippewa (COS) y los sistemas derivados de él, por ejemplo, SCOPE , MACE, KRONOS , NOS y NOS/BE, se ejecutan en el PP. Sólo los PP tienen acceso a los canales y pueden realizar entradas/salidas: la transferencia de información entre la memoria central y dispositivos periféricos como discos y unidades de cinta magnética . Liberan al procesador central de todas las tareas de entrada/salida, de modo que pueda realizar cálculos mientras los procesadores periféricos se dedican a las funciones de entrada/salida y del sistema operativo. Esta característica promueve un procesamiento general rápido de los programas de usuario. Gran parte del sistema operativo se ejecutaba en los PP, [28] dejando así toda la potencia del procesador central disponible para los programas de usuario.
Cada procesador periférico puede sumar, restar y realizar operaciones lógicas. Instrucciones especiales realizan la transferencia de datos entre la memoria del procesador y, a través de los canales, dispositivos periféricos a una velocidad de hasta 1 μs por palabra. Los procesadores periféricos se implementan colectivamente como un procesador de barril . [29] Cada uno ejecuta rutinas independientemente de los demás. Son un predecesor flexible de la masterización del bus o del acceso directo a la memoria .
Las instrucciones utilizan un código de operación de seis bits, dejando así seis bits para un operando. También es posible combinar los 12 bits de la siguiente palabra para formar una dirección de 18 bits (el tamaño necesario para acceder a las 131.072 palabras completas de la Memoria Central). [15] : páginas 4–6
Para entrada o salida, cada procesador periférico accede a un dispositivo periférico a través de un enlace de comunicación llamado canal de datos. Se puede conectar un dispositivo periférico a cada canal de datos; sin embargo, un canal se puede modificar con hardware para dar servicio a más de un dispositivo. Los canales de datos no tienen acceso ni a la memoria central ni a la periférica y dependen de programas que se ejecutan en un procesador periférico para acceder a la memoria o para encadenar operaciones.
Cada procesador periférico puede comunicarse con cualquier dispositivo periférico si otro procesador periférico no está utilizando el canal de datos conectado a ese dispositivo. En otras palabras, sólo un procesador periférico a la vez puede utilizar un canal de datos particular para comunicarse con un dispositivo periférico. Sin embargo, un procesador periférico puede escribir datos en un canal que está leyendo un procesador periférico diferente.
Además de la comunicación entre dispositivos periféricos y procesadores periféricos, la comunicación tiene lugar entre el operador de la computadora y el sistema operativo. Esto es posible gracias a la consola de la computadora , que tenía dos pantallas CRT .
Esta consola de visualización supuso un cambio significativo con respecto a las consolas informáticas convencionales de la época, que contenían cientos de luces parpadeantes e interruptores para cada bit de estado de la máquina. (Consulte el panel frontal para ver un ejemplo). En comparación, la consola de la serie 6000 tiene un diseño elegante: simple, rápida y confiable.
Las pantallas de la consola son caligráficas , no rasterizadas . Los circuitos analógicos dirigen los haces de electrones para dibujar los caracteres individuales en la pantalla. Uno de los procesadores periféricos ejecuta un programa dedicado llamado "DSD" (Dynamic System Display), que controla la consola. La codificación en DSD debe ser rápida, ya que debe redibujar continuamente la pantalla con la suficiente rapidez para evitar parpadeos visibles.
DSD muestra información sobre el sistema y los trabajos en proceso. La consola también incluye un teclado a través del cual el operador puede ingresar solicitudes para modificar programas almacenados y mostrar información sobre trabajos en ejecución o en espera.
En la consola del operador se puede ejecutar un editor de pantalla completa, llamado O26 (después de la pulsación de tecla modelo 026 de IBM , con el primer carácter alfabético debido a restricciones del sistema operativo). Este editor de texto apareció en 1967, lo que lo convirtió en uno de los primeros editores de pantalla completa. (Desafortunadamente, a CDC le llevó otros 15 años ofrecer FSE, un editor de pantalla completa para usuarios normales de tiempo compartido en el sistema operativo de red de CDC).
También hay una variedad de juegos que se escribieron utilizando la consola del operador. Estos incluían BAT (un juego de béisbol), KAL (un caleidoscopio ), DOG ( Snoopy volando su caseta de perro a través de las pantallas), ADC ( Andy Capp pavoneándose por las pantallas), EYE (cambia las pantallas en globos oculares gigantes y luego les guiña un ojo), PAC (un juego tipo Pac-Man ), un simulador de módulo de aterrizaje lunar y más.
Los requisitos mínimos de hardware de un sistema informático de la serie CDC 6000 consisten en la computadora, incluidas 32,768 palabras de almacenamiento de memoria central, cualquier combinación de discos, paquetes de discos o tambores para proporcionar 24 millones de caracteres de almacenamiento masivo, un lector de tarjetas perforadas , tarjeta perforada. perforadora , impresora con controladores y dos unidades de cinta magnética de siete pistas.
Se podrían obtener sistemas más grandes incluyendo equipos opcionales como memoria central adicional, [30] [15] almacenamiento central extendido (ECS), unidades de disco o tambor adicionales, lectores de tarjetas, perforadoras, impresoras y unidades de cinta. También se disponía de trazadores gráficos y grabadores de microfilmes .
El CDC 6600 fue el buque insignia. La CDC 6400 era una CPU más lenta y de menor rendimiento que costaba significativamente menos.
El CDC 6500 era un CPU 6400 dual, con dos CPU pero solo un conjunto de PP de E/S, diseñado para problemas relacionados con la computación. La CDC 6700 también era una máquina con doble CPU, que tenía una CPU 6600 y una CPU 6400. La CDC 6415 era una máquina aún más barata y lenta; Tenía una CPU 6400 pero estaba disponible con sólo siete, ocho o nueve PPU en lugar de las diez normales. El CDC 6416 era una actualización que podía agregarse a una máquina de la serie 6000; agregó un banco de PPU adicional, dando un total de 20 PPU y 24 canales, diseñados para mejorar significativamente el rendimiento de E/S.
El CDC 6600 es el superordenador principal insignia de la serie 6000 de sistemas informáticos fabricados por Control Data Corporation . Generalmente considerado el primer superordenador exitoso , superó a su predecesor más rápido, el IBM 7030 Stretch , por un factor de tres. Con un rendimiento de hasta tres megaFLOPS , [32] [33] el CDC 6600, del cual se vendieron alrededor de 100, [34] fue el ordenador más rápido del mundo entre 1964 y 1969, cuando cedió ese estatus a su sucesor, el CDC 7600. . [35] [26]
El CDC 6600 anticipó la filosofía de diseño RISC y, inusualmente, empleó una representación de números enteros en complemento a uno . Sus sucesores continuarían la tradición arquitectónica durante más de 30 años hasta finales de la década de 1980, y fueron los últimos chips diseñados con números enteros en complemento a uno. [36]
El CDC 6600 también fue la primera computadora generalizada que incluyó una arquitectura de carga y almacenamiento , en la que la escritura en sus registros de direcciones activaba la carga de memoria o el almacenamiento de datos desde sus registros de datos.
Los primeros CDC 6600 se entregaron en 1965 a los laboratorios nacionales de Livermore y Los Alamos (administrados por la Universidad de California). La serie número 4 fue enviada al Instituto Courant de Ciencias Matemáticas Instituto Courant de la Universidad de Nueva York en Greenwich Village, ciudad de Nueva York. La primera entrega fuera de EE.UU. fue al laboratorio del CERN cerca de Ginebra , Suiza , [37] donde se utilizó para analizar los dos o tres millones de fotografías de huellas de cámaras de burbujas que los experimentos del CERN producían cada año. En 1966, se entregó otro CDC 6600 al Laboratorio de Radiación Lawrence , parte de la Universidad de California en Berkeley , donde se utilizó para el análisis de eventos nucleares fotografiados dentro de la cámara de burbujas de Álvarez. [38] La Universidad de Texas en Austin recibió uno para sus departamentos de Ciencias de la Computación y Matemáticas, y lo instaló bajo tierra en su campus principal, escondido en una ladera con un lado expuesto, para lograr una refrigeración más eficiente.
Un CDC 6600 está en exhibición en el Museo de Historia de la Computación en Mountain View, California .
El CDC 6400 , miembro de la serie CDC 6000, es una computadora central fabricada por Control Data Corporation en la década de 1960. La unidad central de procesamiento era arquitectónicamente compatible con el CDC 6600 . A diferencia del 6600, que tenía 10 unidades funcionales paralelas que podían funcionar con múltiples instrucciones al mismo tiempo, el 6400 tenía una unidad aritmética unificada, que sólo podía funcionar con una única instrucción a la vez. Esto resultó en una CPU más lenta y de menor rendimiento, pero que costaba significativamente menos. La memoria, la entrada/salida (E/S) basada en procesador periférico y los periféricos eran, por lo demás, idénticos al 6600.
En diciembre de 1966, en UC Berkeley , se puso en funcionamiento un sistema CDC 6400 como sistema informático académico (diciembre de 1966 a agosto de 1982). [39] [40] [41] [42] [43] [44]
En 1966, el Centro de Computación ( en alemán : Rechenzentrum ) de la Universidad RWTH de Aquisgrán adquirió un CDC 6400, el primer superordenador de Datos de Control de Alemania y el segundo de Europa después de la Organización Europea para la Investigación Nuclear (CERN). También sirvió a toda la universidad mediante 64 teletipos de línea remota (TTY) hasta que fue reemplazada por una computadora CDC Cyber 175 en 1976. [45]
El CDC 6500 , que cuenta con una CPU 6400 dual, [46] es el tercer superordenador de la serie 6000 fabricado por Control Data Corporation y diseñado por el pionero de los superordenadores Seymour Cray . [22] El primer 6500 se anunció en 1964 y se entregó en 1967. [47]
Incluye doce ordenadores independientes diferentes. Diez son procesadores periféricos y de control, cada uno de los cuales tiene una memoria separada y puede ejecutar programas por separado entre sí y de los dos procesadores centrales 6400. [5] En lugar de estar enfriado por aire, tiene un sistema de refrigeración líquida y cada una de las tres bahías de la computadora tiene su propia unidad de enfriamiento. [48]
Los sistemas CDC 6500 se instalaron en:
Compuesto por un 6600 y un 6400, el CDC 6700 era el más potente de la serie 6000.
James E. Thornton... Premio Eckert-Mauchly 1994... ayudó a diseñar los CDC 1604, 6600, 6400, 6500 y STAR-100.
{{cite journal}}: Citar diario requiere |journal=( ayuda )