La arquitectura de bus de microcontrolador avanzado de Arm ( AMBA ) es una especificación de interconexión en chip de estándar abierto para la conexión y gestión de bloques funcionales en diseños de sistema en un chip (SoC). Facilita el desarrollo de diseños multiprocesador con una gran cantidad de controladores y componentes con una arquitectura de bus . Desde sus inicios, el alcance de AMBA, a pesar de su nombre, ha ido mucho más allá de los dispositivos de microcontrolador. Hoy en día, AMBA se usa ampliamente en una variedad de componentes ASIC y SoC, incluidos procesadores de aplicaciones utilizados en dispositivos móviles portátiles modernos como teléfonos inteligentes . AMBA es una marca registrada de Arm Ltd. [ 1]
Arm introdujo AMBA en 1996. Los primeros buses AMBA fueron el Bus de Sistema Avanzado (ASB) y el Bus Periférico Avanzado (APB). En su segunda versión, AMBA 2 en 1999, Arm agregó el Bus de Alto Rendimiento AMBA (AHB) que es un protocolo de un solo borde de reloj. En 2003, Arm introdujo la tercera generación, AMBA 3, que incluye la Interfaz Extensible Avanzada (AXI) para alcanzar un rendimiento de interconexión aún mayor y el Bus de Rastreo Avanzado (ATB) como parte de la solución de depuración y rastreo en chip CoreSight. En 2010 se introdujeron las especificaciones AMBA 4 comenzando con AMBA 4 AXI4, luego en 2011 [2] extendiendo la coherencia de todo el sistema con las Extensiones de Coherencia AMBA 4 AXI (ACE). En 2013 [3] se introdujo la especificación AMBA 5 Coherent Hub Interface (CHI), con una capa de transporte de alta velocidad rediseñada y características diseñadas para reducir la congestión. Estos protocolos son hoy en día el estándar de facto para las arquitecturas de bus de procesador integrado porque están bien documentados y se pueden utilizar sin regalías.
Un aspecto importante de un SoC no es solo qué componentes o bloques alberga, sino también cómo se interconectan. AMBA es una solución para que los bloques interactúen entre sí.
El objetivo de la especificación AMBA es:
La especificación AMBA define un estándar de comunicaciones en chip para diseñar microcontroladores integrados de alto rendimiento. Cuenta con el respaldo de Arm Limited y una amplia participación intersectorial.
La especificación AMBA 5 define los siguientes buses/interfaces:
La especificación AMBA 4 define los siguientes buses/interfaces:
La especificación AMBA 3 define cuatro buses/interfaces:
La especificación AMBA 2 define tres buses/interfaces:
La especificación AMBA (primera versión) define dos buses/interfaces:
Los aspectos de tiempo y los niveles de voltaje en el bus no están determinados por las especificaciones.
ACE , definido como parte de la especificación AMBA 4, extiende AXI con señalización adicional que introduce coherencia en todo el sistema. [4] Esta coherencia del sistema permite que varios procesadores compartan memoria y habilita tecnologías como el procesamiento big.LITTLE de Arm . El protocolo ACE-Lite permite la coherencia unidireccional, también conocida como coherencia de E/S; por ejemplo, una interfaz de red que puede leer desde las memorias caché de un procesador ACE completamente coherente.
AXI , la tercera generación de interfaz AMBA definida en la especificación AMBA 3, está orientada a diseños de sistemas de alto rendimiento y alta frecuencia de reloj e incluye características que la hacen adecuada para interconexiones submicrométricas de alta velocidad:
AHB es un protocolo de bus introducido en la versión 2 de Advanced Microcontroller Bus Architecture publicada por la empresa Arm Ltd.
Además de la versión anterior, tiene las siguientes características:
Una transacción simple en el AHB consta de una fase de dirección y una fase de datos posterior (sin estados de espera: solo dos ciclos de bus). El acceso al dispositivo de destino se controla a través de un MUX (no triestado), lo que permite el acceso al bus a un bus master a la vez.
AHB-Lite es un subconjunto de AHB definido formalmente en el estándar AMBA 3. Este subconjunto simplifica el diseño de un bus con un solo maestro.
APB está diseñado para accesos de control de bajo ancho de banda, por ejemplo, interfaces de registro en periféricos del sistema. Este bus tiene una dirección y una fase de datos similares a AHB, pero una lista de señales mucho más reducida y de baja complejidad (por ejemplo, sin ráfagas). Además, es una interfaz diseñada para un sistema de baja frecuencia con un ancho de bits reducido (32 bits).
Una familia de núcleos de propiedad intelectual ( PI ) sintetizables Los productos AMBA pueden obtenerse bajo licencia de Arm Limited e implementan un bus digital en un SoC para el movimiento y almacenamiento eficiente de datos utilizando las especificaciones del protocolo AMBA. La familia AMBA incluye interconexión de red AMBA (CoreLink NIC-400), interconexión coherente de caché (CoreLink CCI-500), controladores de memoria SDRAM (CoreLink DMC-400), controladores DMA (CoreLink DMA-230, DMA-330), controladores de caché de nivel 2 (L2C-310), etc.
Varios fabricantes utilizan buses AMBA para diseños que no son ARM. Por ejemplo, Infineon utiliza un bus AMBA para el SoC ADM5120 basado en la arquitectura MIPS .