stringtranslate.com

Proceso de 14 nm

El "proceso de 14 nanómetros" se refiere a un término de marketing para el nodo de tecnología MOSFET que es el sucesor del nodo "22 nm" (o "20 nm"). El "14 nm" fue denominado así por la Hoja de Ruta Tecnológica Internacional para Semiconductores (ITRS). Hasta aproximadamente 2011, se esperaba que el nodo que sucediera al "22 nm" fuera el "16 nm". Todos los nodos "14 nm" utilizan tecnología FinFET (transistor de efecto de campo de aletas), un tipo de tecnología MOSFET de múltiples puertas que es una evolución no planar de la tecnología CMOS de silicio planar .       

Desde al menos 1997, los "nodos de proceso" han sido nombrados puramente en términos de marketing, y no tienen relación con las dimensiones del circuito integrado; [1] ni la longitud de la compuerta, ni el paso del metal ni el paso de la compuerta en un dispositivo de "14 nm" son catorce nanómetros. [2] [3] [4] Por ejemplo, los procesos de "10 nm" de TSMC y Samsung están en algún lugar entre los procesos de "14 nm" y "10 nm" de Intel en densidad de transistores , y los procesos de " 7 nm " de TSMC son dimensionalmente similares al proceso de "10 nm" de Intel. [5]

Samsung Electronics lanzó un chip de "14 nm" en 2014, antes de fabricar chips flash NAND de "clase 10 nm" en 2013. [ dudoso – discutir ] [ aclaración necesaria ] El mismo año, SK Hynix comenzó la producción en masa de flash NAND de "16  nm" , y TSMC comenzó la producción de FinFET de "16 nm". El año siguiente, Intel comenzó a enviar dispositivos a escala de "14 nm" a los consumidores. [ necesita actualización ]  

Historia

Fondo

Las resoluciones de un dispositivo de "14 nm" son difíciles de lograr en una resina polimérica , incluso con litografía por haz de electrones . Además, los efectos químicos de la radiación ionizante también limitan la resolución confiable a aproximadamente 30 nm , que también se puede lograr utilizando la litografía de inmersión de última generación actual . Se requieren materiales de máscara dura y patrones múltiples .

Una limitación más significativa proviene del daño del plasma a los materiales de baja k . La extensión del daño es típicamente de 20 nm de espesor, [6] pero también puede llegar hasta aproximadamente 100 nm. [7] Se espera que la sensibilidad al daño empeore a medida que los materiales de baja k se vuelvan más porosos. A modo de comparación, el radio atómico de un silicio sin restricciones es de 0,11 nm. Por lo tanto, alrededor de 90 átomos de Si abarcarían la longitud del canal, lo que provocaría una fuga sustancial .

Tela Innovations y Sequoia Design Systems desarrollaron una metodología que permite la doble exposición para el nodo "16 nm"/"14 nm" alrededor de 2010. [8] Samsung y Synopsys también habían comenzado, en ese momento, a implementar patrones dobles en flujos de diseño de "22 nm" y "16 nm". [9] Mentor Graphics informó que había producido chips de prueba de "16 nm" en 2010. [10] [ necesita actualización ] El 17 de enero de 2011, IBM anunció que se asociaría con ARM para desarrollar tecnología de procesamiento de chips de "14 nm". [11] [ necesita actualización ]

El 18 de febrero de 2011, Intel anunció que construiría una nueva planta de fabricación de semiconductores de 5 mil millones de dólares en Arizona , diseñada para fabricar chips utilizando los procesos de fabricación de "14 nm" y obleas de 300 mm de vanguardia . [12] [13] La nueva planta de fabricación se llamaría Fab 42, y la construcción estaba prevista para comenzar a mediados de 2011. Intel anunció la nueva instalación como "la instalación de fabricación de alto volumen más avanzada del mundo", y dijo que entraría en funcionamiento en 2013. Desde entonces, Intel decidió posponer la apertura de esta instalación y, en su lugar, actualizar sus instalaciones existentes para admitir chips de 14 nm. [14] [ necesita actualización ] El 17 de mayo de 2011, Intel anunció una hoja de ruta para 2014 que incluía transistores de "14 nm" para sus líneas de productos Xeon , Core y Atom . [15] [ necesita actualización ]

Demostraciones de tecnología

A finales de los años 1990, el equipo japonés de Hisamoto del Laboratorio Central de Investigación de Hitachi comenzó a colaborar con un equipo internacional de investigadores para seguir desarrollando la tecnología FinFET, entre ellos Chenming Hu de TSMC y varios investigadores de la UC Berkeley . En 1998, el equipo fabricó con éxito dispositivos con un proceso de hasta 17 nm. Más tarde, en 2001, desarrollaron un proceso FinFET de 15 nm . [16] En 2002, un equipo internacional de investigadores de la UC Berkeley, entre ellos Shibly Ahmed (bangladesí), Scott Bell, Cyrus Tabery (iraní), Jeffrey Bokor , David Kyser, Chenming Hu ( Taiwan Semiconductor Manufacturing Company ) y Tsu-Jae King Liu , demostraron dispositivos FinFET con una longitud de compuerta de hasta 10 nm . [16] [17]  

En 2005, Toshiba demostró un proceso FinFET de 15 nm, con una longitud de compuerta de 15 nm y un ancho de aleta de 10 nm, utilizando un proceso de espaciador de pared lateral. [18] Se había sugerido anteriormente en 2003 que para el nodo de 16 nm, un transistor lógico tendría una longitud de compuerta de aproximadamente 5 nm. [19] [ necesita actualización ] En diciembre de 2007, Toshiba demostró un prototipo de unidad de memoria que utilizaba líneas delgadas de 15 nanómetros. [20]

En diciembre de 2009, National Nano Device Laboratories, propiedad del gobierno de Taiwán, produjo un chip SRAM de "16 nm". [21] [ necesita actualización ]

En septiembre de 2011, Hynix anunció el desarrollo de celdas NAND de "15 nm". [22] [ necesita actualización ]

En diciembre de 2012, Samsung Electronics lanzó un chip de "14 nm". [23] [ necesita actualización ]

En septiembre de 2013, Intel presentó una computadora portátil Ultrabook que utilizaba una CPU Broadwell de "14 nm" , y el director ejecutivo de Intel, Brian Krzanich, dijo: "[La CPU] se enviará a fines de este año". [24] Sin embargo, a febrero de 2014, el envío se había retrasado aún más hasta el cuarto trimestre de 2014. [25] [ necesita actualización ]

En agosto de 2014, Intel anunció los detalles de la microarquitectura de "14 nm" para sus próximos procesadores Core M , el primer producto fabricado con el proceso de fabricación de "14 nm" de Intel. Los primeros sistemas basados ​​en el procesador Core M debían estar disponibles en el cuarto trimestre de 2014, según el comunicado de prensa. "La tecnología de 14 nanómetros de Intel utiliza transistores tri-gate de segunda generación para ofrecer un rendimiento, una potencia, una densidad y un coste por transistor líderes en la industria", afirmó Mark Bohr, miembro senior de Intel, Technology and Manufacturing Group, y director de Process Architecture and Integration. [26] [ necesita actualización ]

En 2018, Intel anunció una escasez de capacidad de fabricación de "14 nm". [27] [ necesita actualización ]

Dispositivos de envío

En 2013, SK Hynix comenzó la producción en masa de flash NAND  de "16 nm" , [28] TSMC comenzó la producción de FinFET de "16 nm" , [29] y Samsung comenzó la producción de flash NAND de " clase de 10 nm ". [30]   

El 5 de septiembre de 2014, Intel lanzó los tres primeros procesadores basados ​​en Broadwell que pertenecían a la familia Core M de bajo TDP : Core M-5Y10, Core M-5Y10a y Core M-5Y70. [31] [ necesita actualización ]

En febrero de 2015, Samsung anunció que sus teléfonos inteligentes estrella, el Galaxy S6 y S6 Edge , contarían con sistemas Exynos en chip (SoC) de "14 nm". [32] [ necesita actualización ]

El 9 de marzo de 2015, Apple Inc. lanzó la MacBook y la MacBook Pro de "principios de 2015" , que utilizaban procesadores Intel de "14 nm". Cabe destacar el i7-5557U, que tiene Intel Iris Graphics 6100 y dos núcleos que funcionan a 3,1 GHz, y consumen solo 28 vatios. [33] [34] [ necesita actualización ]

El 25 de septiembre de 2015, Apple Inc. lanzó el iPhone 6S y 6S Plus , que anteriormente estaban equipados con chips A9 de "clase de escritorio" [35] que se fabrican en "14 nm" por Samsung y en "16 nm" por TSMC (Taiwan Semiconductor Manufacturing Company). [ necesita actualización ]

En mayo de 2016, Nvidia lanzó sus GPU de la serie GeForce 10 basadas en la arquitectura Pascal , que incorpora la tecnología FinFET "16 nm" de TSMC y la tecnología FinFET "14 nm" de Samsung. [36] [37] [ necesita actualización ]

En junio de 2016, AMD lanzó sus GPU Radeon RX 400 basadas en la arquitectura Polaris , que incorporaban la tecnología FinFET de "14 nm" de Samsung. En ese momento, la tecnología había sido licenciada a GlobalFoundries para un doble abastecimiento. [38] [ necesita actualización ]

El 2 de agosto de 2016, Microsoft lanzó la Xbox One S , que utilizaba "16 nm" de TSMC. [ necesita actualización ]

El 2 de marzo de 2017, AMD lanzó sus CPU Ryzen basadas en la arquitectura Zen , incorporando tecnología FinFET de "14 nm" de Samsung, que anteriormente había sido licenciada a GlobalFoundries para que la construyera. [39] [ necesita actualización ]

El procesador NEC SX-Aurora TSUBASA , presentado en octubre de 2017, [40] utilizó un proceso FinFET de "16  nm" de TSMC y fue diseñado para usarse con las supercomputadoras NEC SX . [41] [ necesita actualización ]

El 22 de julio de 2018, GlobalFoundries anunció su proceso de rendimiento líder de "12 nm" (12LP), basado en un proceso 14LP autorizado por Samsung. [42] [ necesita actualización ]

En septiembre de 2018, Nvidia lanzó GPU basadas en su Turing (microarquitectura) , que se fabricaron en el proceso de "12 nm" de TSMC y tenían una densidad de transistores de 24,67 millones de transistores por milímetro cuadrado. [43] [ necesita actualización ]

Nodos de proceso de 14 nm

  1. ^ Segunda fuente : GlobalFoundries .
  2. ^ Basado en el proceso de 14 nm de Samsung  .
  3. ^ Intel utiliza esta fórmula: [51] #

Los números más bajos son mejores, excepto en el caso de la densidad de transistores, en cuyo caso sucede lo contrario. [61] El paso de la compuerta del transistor también se conoce como CPP (paso de policontacto), y el paso de interconexión también se conoce como MMP (paso de metal mínimo). [62] [63] [64] [65] [66]

[67]

Referencias

  1. ^ "No más nanómetros – EEJournal". 23 de julio de 2020.
  2. ^ Shukla, Priyank. "Una breve historia de la evolución de los nodos de proceso". design-reuse.com . Consultado el 9 de julio de 2019 .
  3. ^ Hruska, Joel. "14nm, 7nm, 5nm: ¿Hasta dónde puede llegar el CMOS? Depende de si le preguntas a los ingenieros o a los economistas..." ExtremeTech .
  4. ^ "Exclusivo: ¿Intel realmente está empezando a perder su liderazgo en materia de procesos? El nodo de 7 nm está previsto para su lanzamiento en 2022". wccftech.com . 10 de septiembre de 2016.
  5. ^ "La vida en 10 nm. (¿O es 7 nm?) y 3 nm: opiniones sobre plataformas de silicio avanzadas". eejournal.com . 12 de marzo de 2018.
  6. ^ Richard, O.; et al. (2007). "Daños en las paredes laterales de materiales de baja k a base de sílice inducidos por diferentes procesos de plasma de modelado estudiados mediante TEM de barrido analítico y filtrado de energía". Ingeniería microelectrónica . 84 (3): 517–523. doi :10.1016/j.mee.2006.10.058.
  7. ^ Gross, T.; et al. (2008). "Detección de daño por grabado y ceniza a escala nanométrica en metilsilsesquioxano nanoporoso mediante microscopía de fuerza electrostática". Ingeniería microelectrónica . 85 (2): 401–407. doi :10.1016/j.mee.2007.07.014.
  8. ^ Axelrad, V.; et al. (2010). Rieger, Michael L; Thiele, Joerg (eds.). "Litografía de inmersión a 16 nm con 193 nm y doble exposición". Proc. SPIE . Diseño para la fabricación mediante la integración del proceso de diseño IV. 7641 : 764109. Bibcode :2010SPIE.7641E..09A. doi :10.1117/12.846677. S2CID  56158128.
  9. ^ Noh, MS.; et al. (2010). Dusa, Mircea V; Conley, Will (eds.). "Implementación y validación de patrones dobles en flujos de diseño y patrones de productos de 22 nm a 16 nm". Proc. SPIE . Microlitografía óptica XXIII. 7640 : 76400S. Código Bibliográfico :2010SPIE.7640E..0SN. doi :10.1117/12.848194. S2CID  120545900.
  10. ^ "Mentor avanza hacia las herramientas de 16 nanómetros". EETimes. 23 de agosto de 2010.
  11. ^ "IBM y ARM colaborarán en tecnología avanzada de semiconductores para electrónica móvil". Nota de prensa de IBM . 17 de enero de 2011. Archivado desde el original el 21 de enero de 2011.
  12. ^ "Intel construirá una fábrica de chips de 14 nm". EE Times. Archivado desde el original el 2 de febrero de 2013. Consultado el 22 de febrero de 2011 .
  13. ^ Actualización: Intel construirá una fábrica de chips de 14 nm
  14. ^ "Intel cierra una fábrica de chips de última generación en Arizona". Reuters . 14 de enero de 2014.
  15. ^ "Implementación y validación de patrones dobles en flujos de diseño y patrones de productos de 22 nm a 16 nm". AnandTech . 17 de mayo de 2011.
  16. ^ ab Tsu-Jae King, Liu (11 de junio de 2012). "FinFET: Historia, fundamentos y futuro". Universidad de California, Berkeley . Curso breve sobre tecnología VLSI . Consultado el 9 de julio de 2019 .
  17. ^ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (diciembre de 2002). "Escalado de FinFET a una longitud de compuerta de 10 nm" (PDF) . Compendio. International Electron Devices Meeting . págs. 251–254. doi :10.1109/IEDM.2002.1175825. ISBN 0-7803-7462-2. S2CID  7106946. Archivado desde el original (PDF) el 27 de mayo de 2020 . Consultado el 10 de diciembre de 2019 .
  18. ^ Kaneko, A; Yagashita, A; Yahashi, K; Kubota, T; et al. (2005). "Proceso de transferencia de pared lateral y tecnología de formación de espaciador de pared lateral de compuerta selectiva para FinFET sub-15nm con extensión de fuente/drenaje elevada". Reunión internacional de dispositivos electrónicos IEEE (IEDM 2005) . págs. 844–847. doi :10.1109/IEDM.2005.1609488.
  19. ^ "Los científicos de Intel encuentran un muro para la Ley de Moore". ZDNet. 1 de diciembre de 2003.
  20. ^ "Memoria de 15 nanómetros probada". The Inquirer . Archivado desde el original el 13 de diciembre de 2007.{{cite web}}: CS1 maint: unfit URL (link)
  21. ^ "Se produce una memoria SRAM de 16 nm - Taiwan Today". taiwantoday.tw. Archivado desde el original el 20 de marzo de 2016. Consultado el 16 de diciembre de 2009 .
  22. ^ Hübler, Arved; et al. (2011). "Células fotovoltaicas de papel impreso". Materiales de energía avanzada . 1 (6): 1018–1022. Código Bibliográfico :2011AdEnM...1.1018H. doi :10.1002/aenm.201100394. S2CID  98247321.
  23. ^ "Samsung presenta su primer chip de prueba FinFET de 14 nm". Engadget. 21 de diciembre de 2012.
  24. ^ "Intel presenta un PC de 14 nm y declara que la Ley de Moore está 'viva y coleando'". The Register. 10 de septiembre de 2013.
  25. ^ "Intel pospone la disponibilidad de Broadwell hasta el cuarto trimestre de 2014". Digitimes.com. 12 de febrero de 2014. Consultado el 13 de febrero de 2014 .
  26. ^ "Intel revela detalles técnicos de su nueva microarquitectura y proceso de fabricación de 14 nanómetros". Intel. 11 de agosto de 2014.
  27. ^ "Intel enfrenta escasez de 14 nm a medida que aumentan los precios de las CPU - ExtremeTech". www.extremetech.com .
  28. ^ "Historia: década de 2010". SK Hynix . Archivado desde el original el 17 de mayo de 2021. Consultado el 8 de julio de 2019 .
  29. ^ "Tecnología de 16/12 nm". TSMC . Consultado el 30 de junio de 2019 .
  30. ^ "Samsung produce en masa memoria flash NAND MLC de 3 bits y 128 GB". Tom's Hardware . 11 de abril de 2013. Archivado desde el original el 21 de junio de 2019 . Consultado el 21 de junio de 2019 .
  31. ^ Shvets, Anthony (7 de septiembre de 2014). «Intel lanza los primeros procesadores Broadwell». CPU World . Consultado el 18 de marzo de 2015 .
  32. ^ "Samsung anuncia la producción en masa del primer procesador de aplicaciones móviles FinFET de 14 nm de la industria". news.samsung.com .
  33. ^ "Especificaciones del Apple MacBook Pro "Core i7" 3.1 13" de principios de 2015". EveryMac.com . 2015 . Consultado el 18 de marzo de 2015 .
  34. ^ "Especificaciones del Intel Core i7-5557U". CPU World . 2015 . Consultado el 18 de marzo de 2015 .
  35. ^ Vincent, James (9 de septiembre de 2015). «Los nuevos procesadores A9 y A9X de Apple prometen un rendimiento de clase de escritorio». The Verge . Consultado el 27 de agosto de 2017 .
  36. ^ "Las conversaciones sobre una asociación de fundición entre NVIDIA y Samsung (14 nm) no prosperaron y el fabricante de GPU decidió volver al proceso de 16 nm de TSMC" . Consultado el 25 de agosto de 2015 .
  37. ^ "Samsung reducirá ópticamente la densidad de NVIDIA "Pascal" a 14 nm" . Consultado el 13 de agosto de 2016 .
  38. ^ Smith, Ryan (28 de julio de 2016). «AMD anuncia las especificaciones de las RX 470 y RX 460; se enviarán a principios de agosto». Anandtech . Consultado el 29 de julio de 2016 .
  39. ^ "GlobalFoundries anuncia la validación de 14 nm con silicio AMD Zen". ExtremeTech .
  40. ^ "NEC lanza una nueva línea de productos HPC de alta gama, SX-Aurora TSUBASA". NEC . Consultado el 21 de marzo de 2018 .
  41. ^ Cutress, Ian (21 de agosto de 2018). "Hot Chips 2018: Blog en vivo sobre el procesador NEC Vector". AnandTech . Consultado el 15 de julio de 2019 .
  42. ^ abcde Schor, David (22 de julio de 2018). "VLSI 2018: GlobalFoundries 12nm Leading-Performance, 12LP". WikiChip Fuse . Consultado el 31 de mayo de 2019 .
  43. ^ "Más detalles sobre las GPU NVIDIA GeForce RTX 30 Series y Ampere: especificaciones de las GPU GA102/GA104 y características y rendimiento de las RTX 3090, RTX 3080 y RTX 3070 revelados". 4 de septiembre de 2020.
  44. ^ "Tecnología de 16/12 nm". TSMC . Consultado el 12 de noviembre de 2022 .
  45. ^ "PB14LPP-1.0" (PDF) . GlobalFoundries . Archivado desde el original (PDF) el 5 de septiembre de 2017 . Consultado el 28 de noviembre de 2022 .
  46. ^ "PB12LP-1.1" (PDF) . GlobalFoundries . Archivado desde el original (PDF) el 27 de diciembre de 2018 . Consultado el 28 de noviembre de 2022 .
  47. ^ Schor, David (22 de julio de 2018). "VLSI 2018: GlobalFoundries 12nm Leading-Performance, 12LP". WikiChip Fuse .
  48. ^ Schor, David (16 de abril de 2019). «TSMC anuncia un proceso de 6 nanómetros». WikiChip Fuse . Consultado el 31 de mayo de 2019 .
  49. ^ "7 nm frente a 10 nm frente a 14 nm: proceso de fabricación - Tech Centurion". 26 de noviembre de 2019.
  50. ^ "Intel ahora incluye 100 millones de transistores en cada milímetro cuadrado". IEEE Spectrum: noticias sobre tecnología, ingeniería y ciencia . 30 de marzo de 2017. Consultado el 14 de noviembre de 2018 .
  51. ^ Bohr, Mark (28 de marzo de 2017). "Aclaremos el lío de nombres de nodos". Intel Newsroom . Consultado el 6 de diciembre de 2018 .
  52. ^ "Análisis en profundidad del Intel Cannon Lake de 10 nm y el Core i3-8121U".
  53. ^ "SMIC-14nm". SIMC .
  54. ^ Frumusanu, Andrei. "Análisis en profundidad del Samsung Exynos 7420: dentro de un SoC moderno de 14 nm". www.anandtech.com . Consultado el 1 de agosto de 2024 .
  55. ^ Frumusanu, Andrei. "Samsung anuncia que el proceso Low Power Plus (14LPP) de 14 nm de segunda generación ya está en producción en masa". www.anandtech.com . Consultado el 1 de agosto de 2024 .
  56. ^ Shilov, Anton. "Samsung detalla la tecnología de proceso 11LPP: 10 nm BEOL se combina con elementos de 14 nm". www.anandtech.com . Consultado el 1 de agosto de 2024 .
  57. ^ Smith, Ryan. "La tecnología de 14 nm de Intel en detalle". www.anandtech.com . Consultado el 1 de agosto de 2024 .
  58. ^ Cutress, Ian. "Intel anuncia la séptima generación de Kaby Lake: 14 nm PLUS, seis modelos de portátiles y una versión de escritorio que llegará en enero". www.anandtech.com . Consultado el 1 de agosto de 2024 .
  59. ^ Howse, Brett. "Intel anuncia procesadores de escritorio "Coffee Lake" de octava generación: placas base i7 de seis núcleos, i3 de cuatro núcleos y Z370". www.anandtech.com . Consultado el 1 de agosto de 2024 .
  60. ^ "La solución GLOBALFOUNDRIES 12LP+ FinFET está lista para producción". HPCwire . Consultado el 1 de agosto de 2024 .
  61. ^ "Se espera que la nanotecnología haga que los transistores sean aún más pequeños y los chips, en consecuencia, más potentes". Encyclopædia Britannica . 22 de diciembre de 2017 . Consultado el 7 de marzo de 2018 .
  62. ^ "Tecnología de proceso Intel de 14 nm" (PDF) .
  63. ^ "Transistores LPE FinFET de 14 nm de Samsung". Electronics EETimes . 20 de enero de 2016 . Consultado el 17 de febrero de 2017 .
  64. ^ "Proceso de litografía a 14 nm - WikiChip". en.wikichip.org . Consultado el 17 de febrero de 2017 .
  65. ^ "Proceso de litografía a 16 nm - WikiChip". en.wikichip.org . Consultado el 17 de febrero de 2017 .
  66. ^ "Informe ejecutivo de la hoja de ruta tecnológica internacional para semiconductores 2.0, edición 2015" (PDF) . Archivado desde el original (PDF) el 2 de octubre de 2016. Consultado el 6 de abril de 2017 .
  67. ^ Shilov, Anton. "SMIC comienza la producción en volumen de chips FinFET de 14 nm: la primera línea FinFET de China". AnandTech . Archivado desde el original el 15 de noviembre de 2019. Consultado el 16 de noviembre de 2019 .