_CPU-pins_PNr%C2%B00295.jpg/1280px-AMD_Phenom_II_X6_1090T_(HDT90ZFBK6DGR)_CPU-pins_PNr%C2%B00295.jpg)
.JPG/1280px-AMD_Phenom_X4_9750_(Underside).JPG)
Una matriz de pines en cuadrícula ( PGA , por sus siglas en inglés) es un tipo de encapsulado de circuito integrado . En un PGA, el encapsulado es cuadrado o rectangular y los pines están dispuestos en una matriz regular en la parte inferior del encapsulado. Los pines suelen estar espaciados a 2,54 mm (0,1") de distancia, [1] y pueden o no cubrir toda la parte inferior del encapsulado.
Los PGA suelen montarse en placas de circuitos impresos mediante el método de orificio pasante o insertarse en un zócalo . Los PGA permiten más pines por circuito integrado que los encapsulados más antiguos, como el encapsulado dual en línea (DIP).
El chip se puede montar tanto en la parte superior como en la inferior (el lado con pines). Las conexiones se pueden realizar mediante unión por cable o mediante montaje de chip invertido . Normalmente, los encapsulados PGA utilizan unión por cable cuando el chip se monta en el lado con pines y construcción de chip invertido cuando el chip se monta en el lado superior. Algunos encapsulados PGA contienen múltiples matrices, por ejemplo, las CPU Zen 2 y Zen 3 Ryzen para el zócalo AM4 .
Una matriz de rejilla de pines con chip invertido (FC-PGA o FCPGA) es una forma de matriz de rejilla de pines en la que el chip está orientado hacia abajo en la parte superior del sustrato con la parte posterior del chip expuesta. Esto permite que el chip tenga un contacto más directo con el disipador de calor u otro mecanismo de enfriamiento.
Las CPU FC-PGA fueron introducidas por Intel en 1999, para procesadores Pentium III y Celeron [2] con núcleo Coppermine basados en Socket 370 , y se produjeron hasta Socket G3 en 2013. Los procesadores FC-PGA encajan en los zócalos de placa base de fuerza de inserción cero (ZIF) ; AMD también utilizó paquetes similares.
Una matriz de rejilla de pines de cerámica (CPGA) es un tipo de encapsulado utilizado por los circuitos integrados . Este tipo de encapsulado utiliza un sustrato cerámico con pines dispuestos en una matriz de rejilla de pines. Algunas CPU que utilizan encapsulado CPGA son las AMD Socket A Athlons y las Duron .
AMD utilizó un CPGA para los procesadores Athlon y Duron basados en el zócalo A, así como para algunos procesadores AMD basados en el zócalo AM2 y el zócalo AM2+ . Si bien otros fabricantes han utilizado formatos similares, no se los denomina oficialmente CPGA. Este tipo de encapsulado utiliza un sustrato cerámico con pines dispuestos en una matriz.
Una matriz de rejilla de pines orgánicos (OPGA) es un tipo de conexión para circuitos integrados , y especialmente CPU , donde la matriz de silicio está unida a una placa hecha de un plástico orgánico que está perforada por una matriz de pines que realizan las conexiones necesarias al zócalo .
Intel utilizó el empaquetado de matriz de rejilla de pines de plástico (PPGA) para los procesadores Celeron de núcleo Mendocino de modelo reciente basados en Socket 370. [ 3] Algunos procesadores anteriores al Socket 8 también usaban un factor de forma similar, aunque no se los denominaba oficialmente PPGA.
Los procesadores Intel basados en Socket 5 y Socket 7 utilizan la matriz de rejilla de pines escalonados (SPGA) . El Socket 8 utilizó un diseño SPGA parcial en la mitad del procesador.
Consiste en dos conjuntos cuadrados de pines, separados en ambas direcciones por la mitad de la distancia mínima entre pines de uno de los conjuntos. Dicho de otro modo: dentro de un límite cuadrado, los pines forman una red cuadrada diagonal . Generalmente, hay una sección en el centro del encapsulado sin pines. Los encapsulados SPGA suelen ser utilizados por dispositivos que requieren una densidad de pines mayor que la que puede proporcionar un PGA, como los microprocesadores .
Una matriz de rejilla de pernos (SGA) es un paquete a escala de chip de matriz de rejilla de pernos de pines cortos para su uso en tecnología de montaje superficial . La matriz de rejilla de pernos de polímero o matriz de rejilla de pernos de plástico fue desarrollada conjuntamente por el Centro Interuniversitario de Microelectrónica (IMEC) y el Laboratorio de Tecnología de Producción de Siemens AG . [4] [5]
La matriz de pines reducida fue utilizada por las variantes móviles con zócalo de los procesadores Core i3/5/7 de Intel y presenta un paso de pines reducido de 1 mm, [6] en contraposición al paso de pines de 1,27 mm utilizado por los procesadores AMD contemporáneos y los procesadores Intel más antiguos. Se utiliza en los zócalos G1 , G2 y G3 .
{{cite web}}: Falta o está vacío |url=( ayuda )